登录 免费注册 首页 | 行业黑名单 | 帮助
维库电子市场网
技术交流 | 电路欣赏 | 工控天地 | 数字广电 | 通信技术 | 电源技术 | 测控之家 | EMC技术 | ARM技术 | EDA技术 | PCB技术 | 嵌入式系统
驱动编程 | 集成电路 | 器件替换 | 模拟技术 | 新手园地 | 单 片 机 | DSP技术 | MCU技术 | IC 设计 | IC 产业 | CAN-bus/DeviceNe

我想给CPLD大概1K的时钟,用什么方法提供这个时钟容易?

作者:lljwq 栏目:EDA技术
我想给CPLD大概1K的时钟,用什么方法提供这个时钟容易?
 
2楼: >>参与讨论
computer00
有源晶振
 
3楼: >>参与讨论
王紫豪
555
 
参与讨论
昵称:
讨论内容:
 
 
相关帖子
什么软件打开*.dsn的电路图?
(哈尔滨)Altera Nios II 嵌入式处理器介绍及应用研讨会
Altera的FPGA的怪问题
Fpga_Nios技术联盟群
请教verilog初级问题
免费注册为维库电子开发网会员,参与电子工程师社区讨论,点此进入


Copyright © 1998-2006 www.dzsc.com 浙ICP证030469号