|
|||||||||||
| 技术交流 | 电路欣赏 | 工控天地 | 数字广电 | 通信技术 | 电源技术 | 测控之家 | EMC技术 | ARM技术 | EDA技术 | PCB技术 | 嵌入式系统 驱动编程 | 集成电路 | 器件替换 | 模拟技术 | 新手园地 | 单 片 机 | DSP技术 | MCU技术 | IC 设计 | IC 产业 | CAN-bus/DeviceNe |
怎样在quartus中设置让用来延时的单输入或门不被编译器忽略 |
| 作者：zhulin 栏目：EDA技术 |
怎样在quartus中设置让用来延时的单输入或门不被编译器忽略 |
| 2楼： | >>参与讨论 |
| 作者： hideid 于 2007/4/4 1:05:00 发布：
是不是说LCELL buffer之类的？ 如果你是用LCELL buffer来做延时，可以在“分析综合设置”的“more setting”中，将“ignore LCELL buffer”这个选项关了。 如果用一般的组合逻辑来做，应该是不会被综合掉的。 不过还是用时序逻辑做延时比较推荐一点。 |
|
| 3楼： | >>参与讨论 |
| 作者： zhulin 于 2007/4/4 20:34:00 发布：
怎样在quartus中设置让用来延时的单输入或门不被编译器忽略 感谢，回复。 |
|
| 4楼： | >>参与讨论 |
| 作者： zhulin 于 2007/4/4 20:36:00 发布：
怎样在quartus中设置让用来延时的单输入或门不被编译器忽略 我用的是单输入的或门来做延时，编译后发现分配的LE数为0 |
|
| 5楼： | >>参与讨论 |
| 作者： hideid 于 2007/4/12 16:11:00 发布：
组合逻辑延时 哦,上一次没有看清楚你的问题,我还以为你是用LCELL Buffer来做延时. 其实你这个问题我也想问,如果是用一个基本逻辑门(比如和1与,和0或)来做延时,总是会发现它被综合工具删除了. 所以我一般都是用LCELL Buffer来做组合逻辑延时. 顺便问下其他人,如果要实现这种用基本逻辑门的组合逻辑延时,在QuartusII中还需要怎么设置? 我试过把综合选项中的"remove duplicate LOGIC"关闭了,还是没有效果呢? |
|
| 6楼： | >>参与讨论 |
| 作者： zhulin 于 2007/4/13 9:39:00 发布：
怎样在quartus中设置让用来延时的单输入或门不被编译器忽略 你说的用LCELL,我试过了，我用了两级LCELL但后一级还是被忽略了 |
|
| 7楼： | >>参与讨论 |
| 作者： hideid 于 2007/4/14 5:02:00 发布：
使用LCELL Buffer有四个选项 要应用LCELL Buffer而不让它被综合工具或者布线工具删除，需要进行以下设置： 在QuartusII的"分析&综合"设置的more setting中，有以下2个选项，需要关闭： (1)Removes redundant LOGIC Cells (off) (2)ignore LCELL Buffer (off) 在fitter more setting中的这2个选项打开： (1)LOGIC Cell Insertion-I/Os Fed By Carry or Cascade Chains (on) (2)LOGIC Cell Insertion-Individual LOGIC Cells (on) |
|
|
|
| 免费注册为维库电子开发网会员，参与电子工程师社区讨论，点此进入 |
Copyright © 1998-2006 www.dzsc.com 浙ICP证030469号 |