登录 免费注册 首页 | 行业黑名单 | 帮助
维库电子市场网
技术交流 | 电路欣赏 | 工控天地 | 数字广电 | 通信技术 | 电源技术 | 测控之家 | EMC技术 | ARM技术 | EDA技术 | PCB技术 | 嵌入式系统
驱动编程 | 集成电路 | 器件替换 | 模拟技术 | 新手园地 | 单 片 机 | DSP技术 | MCU技术 | IC 设计 | IC 产业 | CAN-bus/DeviceNe

一个信号有多个驱动怎么解决?

作者:hiker000 栏目:EDA技术
一个信号有多个驱动怎么解决?
我试着用VHDL描述计数器74LS192
输入:清零端CR,置数端LD,加的clk:CPu,减的clk:CPd。
显然优先级:CP〉LD〉CPu,CPd。
我用if嵌套来描述的。不过编译时候总是通不过。提示对于定义的信号有多个驱动。
请各位大虾指点,碰到这种情况一般怎么解决??有别的办法能绕过去吗??

2楼: >>参与讨论
弄月书生
也许我们碰到了相同的问题
 
3楼: >>参与讨论
mybao
说明你程序写错了
一个信号有多个驱动,本来就是矛盾的。

4楼: >>参与讨论
王紫豪
或一下不久好了?
 
5楼: >>参与讨论
txmfxf
回复
我也遇到了同样的问题

6楼: >>参与讨论
carl.lee
建议在同一个进程中只对一个信号进行处理。
这样可能有效避免出现多个驱动的错误程序

7楼: >>参与讨论
jmwolf
这就是分辨信号
一个信号有多个驱动源,那么他就是分辨信号
有对应的规则的,自己可以去搜索下

8楼: >>参与讨论
yh-dz
还需要加深理解沙~
 
9楼: >>参与讨论
hiker000
各位能帮我想想办法吗?
被驱动的信号只有一个,是用来计数的。不过由于控制它的比较多,而且有优先级。所以很难在不同的进程中描述。
或者谁能帮我写一下74LS192。只要大概的一写,能看清楚怎么驱动用来计数的那个信号就行了。
小弟不胜感激。

10楼: >>参与讨论
guolh
使用一个时钟!
加减使用一个时钟,另外一个信号控制加减!

参与讨论
昵称:
讨论内容:
 
 
相关帖子
高手们,在哪里可以申请CPLD的样片的?
cpld、fpga选型
请各位大侠指教,关于EVENT的问题
请问大家一般用什么型号的CPLD,比较好买的
如何在一个工程中 建立多个 .vhd文件?
免费注册为维库电子开发网会员,参与电子工程师社区讨论,点此进入


Copyright © 1998-2006 www.dzsc.com 浙ICP证030469号