登录 免费注册 首页 | 行业黑名单 | 帮助
维库电子市场网
技术交流 | 电路欣赏 | 工控天地 | 数字广电 | 通信技术 | 电源技术 | 测控之家 | EMC技术 | ARM技术 | EDA技术 | PCB技术 | 嵌入式系统
驱动编程 | 集成电路 | 器件替换 | 模拟技术 | 新手园地 | 单 片 机 | DSP技术 | MCU技术 | IC 设计 | IC 产业 | CAN-bus/DeviceNe

EDA技术

  主 题 作 者 回 复 时 间
自己定义的IP核怎么用???? aliao2003 4 2024/3/6 16:13:19
关于MODELSIM的仿真的问题!! jean_hz 9 2024/3/6 15:44:16
大虾帮忙啊!一个时钟和显示电路用EPM7128SLC-15编译居然通不过 bg4ajb 6 2024/3/6 14:46:35
急切求教:epm7128 几个引脚的接法 zhubaojun 3 2024/3/6 14:24:43
CPLD 与51接口 急请教各位大侠!!!!! wujianbo 6 2024/3/6 13:19:30
求助!vhdl中的inout怎么使用? 雨后 10 2024/3/6 13:18:33
大虾帮忙看个程序!谢谢先! wolfqfy 3 2024/3/6 12:35:47
请问哪里有ISE的使用教程啊? roseting 4 2024/3/6 12:26:00
请教protel99se仿真时的一个错误问题:Iteration limit reached yoohoo 4 2024/3/6 12:01:57
一个信号有多个驱动怎么解决? hiker000 10 2024/3/6 11:50:30
电路驱动能力如何计算? tianfeiyu 4 2024/3/6 11:43:41
FPGA的延时是不是很严重? gwtaa 4 2024/3/6 11:34:04
Verilog的函数和任务在maxplush不能编译 54liugang 3 2024/3/6 10:36:41
如此简单的程序,但是有毛刺,如何解决?高手请进! debugtwo 16 2024/3/6 10:19:20
各位好,有问题请教大家 剑寒情暖 2 2024/3/6 10:02:03
多位计数器分成两个小计数器来提高速度是否用的是流水线的思想? hhblxm 6 2024/3/6 9:30:35
最近用CYCLONE 做了一个112路8Bit的PWM输出51的扩展电路 cyjun99 5 2024/3/6 4:37:09
ISE7中的错误,大家帮着看看吧 errisa 3 2024/3/6 4:20:30
用FPGA制作频率计_除法器的实现 monisfic 8 2024/3/6 4:18:19
protel99se中的不明丝印,放大后却看不到。是什么原因? rebude 2 2024/3/6 3:51:08
cpld或fpga的晶振一定要接入全局时钟引脚吗?和接在普通IO的区别 jiaojian 7 2024/3/6 3:20:00
pspice gang_ming 2 2024/3/6 3:15:35
我想利用时钟的上升和下降沿干事,是否可以这样判断? hhblxm 11 2024/3/6 2:59:38
VHDL“算术左/右移”和“逻辑左/右移”的区别是什么? 温柔的毒药 6 2024/3/6 2:53:34
请教一个VHDL小程序 Lyang03 2 2024/3/6 1:57:24
请教使用IP核设计FIR滤波器 hailsh 5 2024/3/6 1:17:43
请教:这个计数器的VERILOG怎样处理 32位处理器 5 2024/3/6 0:13:34
求教:PLD设计 liyun022 2 2024/3/5 23:51:34
protel仿真时遇到一个问题:好像是器件设置方面的,无助中…… acparmalat 1 2024/3/5 22:36:12
我的protel99se怎么打不开后最缀为pcb的文件 kingpcb 8 2024/3/5 22:15:32
 
4/80页 30条/页 共2394条 [1] [2] [3] [4] [5] [6] [7] [8] [9] [10] 下十页  


Copyright © 1998-2006 www.dzsc.com 浙ICP证030469号