TMS320LC50PQ57 TMS320LC50PQ50 TMS320LC50PQ TMS320LC31PQL40 TMS320LC31PQL TMS320LC31PQ40 TMS320LC31PCM40 TMS320LC2406APZS TMS320LC2406APZA TMS320LC2403APAGS TMS320LC51BPZ-66
您是否在找：
图像仅供参考,请参阅产品规格书
标准包装：36
类别：集成电路 (IC)
家庭：嵌入式 - DSP（数字式信号处理器）
系列：TMS320C5x
类型：定点
接口：串行端口
时钟速率：-
非易失内存：ROM（4 kB）
芯片上RAM：20kB
TMS320LC50PQA相关技术应用
强大的16位TMS320c5x CPU；20，25，35和50ns的单周期指令执行时间为5V的操作；25，40和50ns的单周期指令执行时间为3V的操作；单周期16×16位乘法/加法，224K×16位的最大寻址外部内存空间：64K程序；64K数据；64K I/O；32K通用；2K，4K，8K，16K，32K×16位的单存取片上程序ROM；1K，3K，6K，9K×16位单存取片上程序/数据RAM(SARAM)；1K双重存取片上程序/数据RAM(DARAM)；全双工同步串行端口编码器/解码器接口；时间分割复用(时分复用)串口；硬件或软件等待状态生成能力；片上定时器控制操作；重复指令为有效地利用程序空间；缓冲串口；主机接口；多重锁相回路(PLL)时钟选项(×1，×2，×3，×4，×5，×9依赖于器件)；模块移动数据/程序操作；片上基础扫描仿真逻辑；边界扫描低功耗和电源关闭模式：47mA(2.35mA/MIP)在5V时，40MHz时钟(平均)；23mA(1.15mA/MIP)在3V时，40MHz时钟(平均)；10mA在5V时，40MHz时钟(IDLE1模式)；3mA在5V时，40MHz时钟(IDLE2模式)；5mA在5V时，时钟结束(IDLE2模式)；高性能的静态CMOS技术；IEEE标准1149.1＋测试接入端口(JTAG)
引脚图：-
TMS320LC50PQA引脚图
相关搜索
TMS320LC51PZTMS320LC51PZ57TMS320LC52PZTMS320LC52PZ57TMS320LC52PZATMS320LC53SPZTMS320LC53SPZ50TMS320LC5402-40TMS320LC541TMS320LC541BPZ-66TMS320LC541PZ140TMS320LC541PZ1-40TMS320LC541PZ2-40TMS320LC542TMS320LC542-40TMS320LC542-50TMS320LC542PBK1-50TMS320LC542PBK2-50