EP1S25
你的BOM表 我来解决 做你的小帮手
让BOM配单更简单!
1万
EP1S25
一站式BOM配单专家 报价快 交期准 服务好
让BOM配单更简单!
EP1S25
一站式BOM配单专家 原装现货分销 价格优势!
让BOM配单更简单!
EP1S25
需要配单交给我,让您省时、省钱更省心!
让BOM配单更简单!
EP1S25
具有实力的现货代理分销商!
让BOM配单更简单!
EP1S25
可供BOM配单一站配齐,助你高效省时
让BOM配单更简单!
EP1S25
誉辉天成,终端的配单能手,IC12年,打造百年企业
让BOM配单更简单!
EP1S25
实力的现货代理分销商!
让BOM配单更简单!
EP1S25
只做原装正品,提供一站式配套服务
让BOM配单更简单!
EP1S25
知名混合性供应商 16年行业经验 原厂直供 渠道价优
让BOM配单更简单!
EP1S25
您身边的实力现货代理分销商!
让BOM配单更简单!
EP1S25
原厂授权,正品优势,询价可免费提供样品!
让BOM配单更简单!
EP1S25
一级代理,原装正品,账期支持,终端通让采购更放心!
让BOM配单更简单!
2万元
tix系列,其性能完全满足高速数字信号算是系统的设计要求。 1 stratix系列器件的主要特性 同其它含有嵌入式fir core的cpld相比较,stratix系列cpld采用了1.5v内核,0.13μm全铜工艺,由quartusii 2.0以上版本软件支持,可以重复编程,通过jtag接口或者eprom加载程序,内部有dsp模块、pll、大带宽高速i/o接口和大容量存储模块。主要内部资源参见表1。表1 stratix器件内部资源表 内部资源 ep1s10 ep1s20 ep1s25 ep1s30 ep1s40 ep1s60 ep1s80 ep1s120 逻辑单元 10,570 18,460 25,660 32,470 41,250 57,120 79,040 114,140 m512 ram模块 94 194 224 295 384 574 767 1,118 m4k ram模块 60 82 138 171 183 292 364 520 megaram模块 1 2 2 4 4
两种模式。输出帧频在0.5fps~30fps 之间可调。输出窗口尺寸在4 ×2~ 664 ×492 之间可调。图像数据输出格式可以为8 位/ 16 位的ycrcb 4 : 2 :2 itu2656 、ir2601grb 4 :2 :2或rgb raw data。能工作在逐行/隔行扫描方式下,也能工作在彩色/ 黑白模式下。上述的所有性能,用户可以根据自己的需要,通过sc2cb 接口设置芯片内相应的寄存器进行选择。 人脸检测跟踪模块 该模块采用的fpga选择altera公司stratix系列的ep1s25。该芯片的片上资源比较丰富,有25660个逻辑单元(le),1944576 bit的ram,10个dsp模块,6个数字锁相环(dpll),用户可用的i/o最多达到702个。在ep1s25中嵌入nios软核,控制连接在外部总线上的sram和flash,用它的以太网模块单元控制以太网接口芯片lan91c11。 其中fpga 是主芯片,在1 片fpga 中包含了nios 处理器、sram 控制器、sdram 控制器、flash控制器、uart 以及摄像头和外扩sram 控制器的用户逻辑模块。这正体现
=xm-1(n)+xm-1(n+n/2m)xm(n+n/2m)=[xm-1(n)-xm-1(n+n/2m)]wrn 式中,m表示第m级蝶形算法,n为数据所在的行数,n为所要计算的数据的点数,wrn为旋转因子。蝶形算法如图2所示,由一次复乘、两次复加组成。从上式可以得出基2蝶形运算需四个乘法器,但在研究实现中,旋转因子wr和wi都先被归一化,在本系统中,对实部和虚部分别按32位有符号数归一化,所以用数据归一化还需两乘法器,也就是说一共需要六个乘法器。stratix系列芯片提供内置乘法器内核,ep1s25一共有80个8位乘法器。由8个8位乘法器可以组成一个32位乘法器,所以一共可以提供10个32位乘法器。在本系统中,fft运算需要6个32位乘法器,参考函数相乘需要4个32位乘法器,一共需要10个32乘法器,ep1s25刚好满足要求。程序采用模块化结构,可以很方便地修改点数,满足不同的系统要求,也可以以此为基础改写为基4的fft程序,应用于更高档的芯片,满足更高系统的要求。用fpga实现fft的基本结构如图3所示。 以整个16点dif为例的基2fft的运算流程图如图4所示。1.2 基4fft
fpga器件的特点是可用硬件描述语言对其进行灵活编程。利用fpga厂商提供的软件可仿真硬件的功能。使硬件设计如同软件设计一样灵活方便。缩短了系统研发周期。利用jtag接口可对其进行isp(in system programmable 在系统编程)提高了系统的灵活性。随着芯片集成度的提高,单片fpga内不仅拥有大量的逻辑单元而且还能集成ram,rom,i/o及dsp块等。从而使soc(system on_a_chip 片上系统)成为现实。本文采用的是altera公司的stratix系列芯片的ep1s25。用altera公司的quartusii2.0软件做硬件仿真和逻辑分析。并将输出结果与matlab仿真结果进行了比较。系统框图如下(图四): 代码用vhdl硬件描述语言实现。本系统的结构特点是:1。为提高数据精度,系统全部用16位宽。用data_array,write_array和fly_array三个数组实现了内核的并行处理,可在10个时钟周期内算完32点复fft。时钟周期为25纳秒,因此32点fft只需250纳秒。2。实现了数据的流水输入输出。在计算第i组数据的同时,第i-1组的数据