带有此标记的料号:
1. 表示供应商具有较高市场知名度,口碑良好,缴纳了2万保证金,经维库认证中心严格审查。
2. 供应商承诺此料号是“现货” ,如果无货或数量严重不足(实际数量不到显示数量一半),投诉成立奖励您500元。
1763
BGA/2101+
全新原装现货库存 询价请加 有其他型号也可咨询
5620
AA/23+
国企优质供应商 军*工*认证 公司现货
2700
BGA/2208+
主营XILINX主控芯片全系列 ,欢迎咨询
8190
BGA256/2233
XILINX专营价优
XC2V500-4FG456I
2865
BGA/1608+
特价特价全新原装现货
XC2V500-4FG256C
9450
BGA/2021+
原装现货。
XC2V500-4FG256C
1000
-/14+
原装现货假一罚十
XC2V500-4FG456C
2108
BGA/-
原装现货2小时发货终端支持账期
XC2V500-4FG256C
3168
BGA/23+
原装假一赔十QQ373621633
XC2V500-5FGG456I
6120
-/-
高价回收IC,寻求渠道合作
XC2V500-5FG256C
50000
BGA/21+
奥利腾只做原装现货,实单价优可谈
XC2V500-4FG456I
2102
BGA/23+
原装现货
XC2V500-4FG256C
230
BGA/22+
全网价保证原装
XC2V500-4FGG256C
900
256BGA/23+
Xilinx分销商原装假一罚十
XC2V500-4FG256C
6003
BGA/23+
只售原装,假一罚十
XC2V500-4FG256C
4252
-/23+
XILINX原厂窗口,华南区一级现货分销商/军用指定合
XC2V500-4FG456C
210
BGA/23+
进品原装易得支持检测,,QQ281559972 提供配单服务
XC2V500-4FG256C
2500
FBGA256/14+
FPGA 全新低价 当天发货
XC2V500-4FGG456C
3562
BGA/2021+
原装现货
地面高度的搜索/跟踪是fpga 和mcu 根据锁定门限判决电路的输出状态,按一定算法改 变vco 调制信号的频率,使差拍信号落入225khz 的跟踪带内。在地面高度的搜索过程中,vgc 电压与高度的对数呈线性关系,从而实现stc(时间-灵敏度控制)功能。在地面高度的跟踪 过程中,vgc 电压受控于饱和门限判决电路的输出状态,饱和时减小vgc 电压,直到差拍信 号的强度低于饱和门限,降低地面回波强度对测高精度的影响,从而实现agc(自动增益控 制)功能。 fpga 选用xilinx 公司的xc2v500[4],完成高速信号处理算法的运行,如vco 调制信号 的产生、vgc 控制电压的生成、搜索/跟踪的控制等。外围的高速d/a 采用ad 公司的ad9754ar, 40msps 采样率,14 位分辨率,能满足vco 调制信号对其线性度的要求。ad9754ar 采用差分 电流输出接口,以抑制共模干扰,通过运放将电流转换成电压输出。 vgc 接口采用d/a 转换器和运放,来产生精密的vgc 电压,vgc 电压的输出范围为0?9v。 d/a 转换器选用并行12 位d/a 转换器ad7392ar,速
m资源,简化了设计,但需要一直进行角度的计算,增加了系统的运算时间。3 fft实时频谱分析系统的实现本设计采用synplicity公司的逻辑综合软件synplify7.1 pro进行设计综合,用xilinx的ise6.1布局布线。实现后的系统的时序分析结果表示,系统有9.13ns的延尺,系统时钟周期可达10.817ns,系统频率达到92.4mhz。当系统频率为90mhz时,1024点fft运算需要的时间大约为68.3μs,完成可以满足实时处理的需求。本文采用xilinx公司的virtex-ii xc2v500 fg456-5 fpga器件实现系统,设计使用资源状态如表1所示。表1 设计使用资源状况表资源名称 占用数量 占用比例 逻辑单元(lc) 2,293 74% 查找表(lut) 4,320 70% 输入输出块(iob) 67 25% 全局时钟(gclks) 2 12% block ram 4 12% 本fft实时谱分析系统采用定点运算方案,输入为12位复数数据,输出为14位复数数据。采用方波信号进行测试,其参数为:脉冲幅度h=100,脉冲宽度m=10。本fft实时谱分析系统输出的幅值如图6所示,
虑到这两个模块的算法特点及数据输出形式,将这两个模块放在fpga中实现。 图2中所示的其他处理模块,特别是同步和均衡模块是接收机的关键模块,其性能好坏直接影响接收效果,并且根据今后现场测试的情况,其算法存在调整的可能性.因此这些模块通过arm实现。需要对算法进行调整时,只需修改软件程序,重新载入arm即可,硬件部分无需改动。以实现测试接收机便于对各种算法的性能进行验证和比较的目的。 4.2 硬件平台结构 测试接收机硬件平台如图3所示。fpga采用xilinx公司的virtexⅱxc2v500型芯片;arm采用三星公司的s3c4510b型arm7 tdmi芯片;adc模块采用了ad公司14-bit的ad9243。fpga与arm之间通过双口ram进行数据交互,使用hc245芯片作为地址和数据总线的驱动。 a/d采样后的中频数据送入fpga做正交解调;fpga将解调后的数据写入双口ram同时给arm产生中断信号;arm响应外部中断,将数据读入、进行后续处理。 如图2中的流程,arm在处理完解交织后,将处理后的数据写入双口ram,同时向特定的地址写控制字,fpga检测到控
mhz,可直接输出视频信号和中频信号。该面目标模拟器具有较大的数据存储空间和高精度的输出时刻控制。设计中对i、q路基带数据进行存储,单路存储空间256 mbit(32 mb),总存储空间64 mb,可以满足大多数需求;通过进行延时补偿使得输出信号输出时刻精确可控。 该模拟器采用usb接口加载回波数据,可通过计算机方便地修改波形数据。加载理想数据对信号处理机进行功能验证,又可以加载实验数据实现真实目标场景再现、进行设备出厂前的系统联调。系统核心控制单元采用xilinx公司的virtexⅱ系列xc2v500型fpga(现场可编程门阵列),完成系统的功能控制、高精度延时计算、数据存储控制等关键任务。 1 系统结构描述 按照操作流程系统功能分为数据加载和波形输出两部分。波形数据加载通过计算机usb口进行,存储在大容量flash存储器中。波形输出时首先输入初始高度、速度、加速度等参数,在同步脉冲的触发下,把数据从flash存储器读出存入fpga内部的block sram中,在延时时刻到达后,在fpga的控制下把数据输出至d/a转换器转换为模拟信号。同时,fpga还要实现对系统时钟的管理,完成时钟