其它信息：

在150MHz(6.65ns)核心指令速率时，操作在900MFLOPS性能是否对固定或浮点数据操作；300MMACS持续性能在150MHz；代码兼容－组合电平，采用相同指令集及其他SHARC数字信号处理器；1M位片上双端口SRAM(模块0为0.5M和模块1为0.5M)用于核心处理器和DMA同时存取；3M位片上双端口屏蔽-可编程ROM(模块0为1.5M和模块1为1.5M)；具有模和位反向处理的双数据存取发生器(DAGs)；具有单周期循环设置的零开销循环，提供高效率的程序排序；单指令多数据(SIMD)结构规定：2个计算处理单元；并行执行，每个处理单元执行同一个指令，但操作不同的数据；DMA控制器支持：32位背景DMA传输在核心时钟速度，并行具有全速处理器执行；异步并行外部端口规定；异步存取外部存储器；16条多路复用地址/数据线，可以支持外部地址范围内8位数据的24位地址，或者支持外部地址范围内16位数据的16位地址；50MB/s传输速率；256条字页界线；一个专用的DMA外部存储器访问通道；8～32位和16～32位字封装选择；可编程等待状态选择：2～31CCK；数字音频接口(DAI)包括4个串行端口，2个精密时钟发生器，输入数据端口/并行数据采集端口，3个定时器和1个信号路由单元；串行端口提供：4个双数据线串行口操作时37.5Mbit/s对每个数据线都配有时钟，帧同步和2个数据线，可以配置成一种接收机或一双发射机；左调整采样线对和I²S支持，可编程流向用于高达16同步接收或传送通道利用两个I²S兼容立体声装置每个串行端口；TDM支持电信接口，包括128TDM通道支持新的语音接口如H.100/H.110；达到4全双工TDM流，每个具有128通道每帧；每通道于TDM模式上压缩扩展选择；输入数据端口提供一个附加输入线路到数字信号处理器核心配置同样任—8通道为I²S或串行数据或同样7通道加一个单20位宽同步并行数据捕获端口；支持接收音频通道数据在I2S，左对齐采样线对或右对齐模式；信号路由单元(SRU)提供配置和灵活板间连接所有DAI组件，4个串行端田，1个输入数据端口，3个计时器，10个中断，6个标记输入，6个标记输出，2个精度时钟发生器和1个输入数据端口/并行数据捕获端口，和20个SRUI/O端口(DAI_Px)；串行外设接口(SPI)主或从串行引导通过SPI；全双工操作；主从模式多主支持；开路漏极输出；IEEE1149.1JTAG标准测试接入端口和芯片仿真；双电压：3.3V/输人输出，1.2核心；144引脚LQFP封装

引脚图：