|
|||||||||||
| 技术交流 | 电路欣赏 | 工控天地 | 数字广电 | 通信技术 | 电源技术 | 测控之家 | EMC技术 | ARM技术 | EDA技术 | PCB技术 | 嵌入式系统 驱动编程 | 集成电路 | 器件替换 | 模拟技术 | 新手园地 | 单 片 机 | DSP技术 | MCU技术 | IC 设计 | IC 产业 | CAN-bus/DeviceNe |
CPLD双向I/O口的编译问题 |
| 作者：guyappt 栏目：EDA技术 |
我是用的LATTICE公司提供的软件,编译双向I/O程序后仿真老是无法实现,只能输出 在LATTICE公司用户手册上也提到了这个问题,上面要求在读时先将I/O口置为高阻态,还给了例程,但我照着例程编还是不行 程序很简单,我就不往上面贴了,希望用过LATTICE公司CPLD 4000系列的朋友或者了解的大侠帮忙解答下,谢谢! |
| 2楼： | >>参与讨论 |
| 作者： keter 于 2006/9/23 21:34:00 发布：
不是在读的时候 在没有任何读写操作的时候，都必须是高阻 |
|
| 3楼： | >>参与讨论 |
| 作者： qguangdong 于 2006/9/26 13:51:00 发布：
同意 应该是写时设高阻态 |
|
| 4楼： | >>参与讨论 |
| 作者： zgl7903 于 2006/9/29 15:18:00 发布：
没有写输出操作时为高阻态 |
|
| 5楼： | >>参与讨论 |
| 作者： 籁儿 于 2006/10/5 17:57:00 发布：
双向 给你一个例子吧： 其中en和oe是始能端，控制ab口的输入或输出 应该能看懂 SUBDESIGN bus ( a[7..0],b[7..0]:BIDIR; en,dir:INPUT; ) VARIABLE qa[7..0]:TRI; qb[7..0]:TRI; m:NODE; BEGIN FOR i IN 0 TO 7 GENERATE m=!en&dir; qa[].oe=m; qb[].oe=!en&!dir; qa[i].in=a[i]; b[i]=qa[i].out; qb[i].in=b[i]; a[i]=qb[i].out; END GENERATE; END; |
|
|
|
| 免费注册为维库电子开发网会员，参与电子工程师社区讨论，点此进入 |
Copyright © 1998-2006 www.dzsc.com 浙ICP证030469号 |