ibrary),让开发者能够更加容易的开发图像或视频的相关产品。 2 系统的总体设计思路 由于图像识别算法的设计需要大量的测试和分析,而直接在嵌入式环境下对其进行开发以及调试都相对比较困难,因此,本文针对dsp开发图像识别算法,总体设计思路和开发步骤为视觉处理的相关算法首先在pc平台上进行验证和实现,进而移植到dsp平台上,并加以优化。 2.1 系统的硬件结构设计 本文硬件平台系统原理框图如图1所示:摄像机选用普通的pal制式彩色摄像机,解码芯片采用tvp5150;外扩2个大小为4mx32位的sdram。外扩的flash大小为4mx8位;rs-232电平转换芯片选用tl16c752bpt;tvp5150a是一种超低功耗的ntsc/pal/secam的视频解码芯片,可以把ntsc/pal/secam转换成8-bit itu-r bt.656格式[3,4]。 500)this.style.width=500;" onmousewheel="return bbimg(this)" border=0 src="http://www.21ic.com/d/file/200906/a4a4b
到,除了内存的堆栈之外,也有越来越多的产品采用逻辑芯片与内存芯片堆栈在一起的设计。” 在这样的思维之下,钰创希望能够进一步拓展产品线,以跨平台方式支持现在最热门的数字家庭以及可携式多媒体产品。其一系列的x32 dram产品主要就是诉求高频宽与低功耗,而且所有产品都将转换到12吋晶圆制造,具备更佳的成本优势。此外,目前对消费性产品来说,不只是影像,连广播也都朝向高品质发展,在此趋势下,对于产品的功耗、噪音、电池寿命都是严苛挑战。 钰创的一系列x32产品,就是针对这样的市场,其新一代4mx32低功耗sdram内存产品,采用pasr与tcsr电路,可提供更低的待机电流(约为一般4mb x32 sdram的五分之一),而且可适用800-2400mb/sec的频宽,应用领域包括各手持式消费性电子、车用电子、及家电产品。钰创称,其4mx32 ddr内存产品自2002年首度推出以来,已是全球dtv市场中最主要的供应厂商之一,也是台湾地区最大的4mx32 ddr厂商。此款新一代产品含bga封装方式,亦有优良芯片(kgd)供客户选择,应用领域涵扩dtv、hdd、dvd recorder、pvr、n
求增加,因此8m*16逐渐被256mb ddr 16m*16所取代。 ·stb 内建内存仍以64mb sdram(4m*16)以及128mb sdram(8m*16)为主,但随着影像处理质量提升,因此内建内存趋势逐渐往128mb ddr (8m*16)以及256mb ddr(16m*16)移动。 ·lcd tv目前,由于面板大小不同,因此所需要用到约3~7颗不等的sdram或ddr。但是lcd tv所要求的分辨率以及影像传输需求逐渐增加,因此内建内存逐渐由sdram转往ddr,并且以4mx32、8m*16、16m*16的ddr为主。 分析上述消费性产品,可以发现在sdram的应用上朝两极化趋势发展,首先在pc的周边应用上,由于pc属于成熟性产品,因此压低零组件价格占整机成本的比重为主要考虑。低容量16mb以及64mb sdram产品规模将随终端产品出货量增加而稳定成长。 至于在128mb以及256mb等sdram产品应用范围集中在消费性电子产品,随着影像处理能力的提升,都使得内建内存往更高容量的趋势发展。此外,由于dram厂不愿意多投产sdram,使得sdram价格也较ddr相
l 源代码设计提供;支持pci 66m 总线工作频率标准;支持pci 总线配置读、配置写;支持pci 总线io 读、io 写;支持pci 总线bus master 读、bus master 写;支持内部dma 中断和外部总线输入中断产生;支持一个pci io 空间,大小为256 字节;支持一个pci 内存空间,大小为4m 字节;支持pci 突发访问方式,突发长度为8 至128 个双字长度;用户可自己定义设备id 和制造商id;1 个fpga 内部16c450 串口,完全vhdl 内核提供;1 组4mx32 位sdram,容量最高支持到64mx32 位的sdram 接口,完全vhdl 内核sdram 接口源代码提供;1 组16 位flash(29lv800bb),1m 字节,可以扩充至32 位,最高16m 字节flash,完全vhdl 源代码设计提供;4 通道开关量输出,集电极开路输出,500ma 驱动电流,可扩展至64 路开关量输出;4 通道开关量输入,可扩展至64 路输入;4 个led 状态指示灯输出,提供调试和测试使用,完全vhdl 内核源代码提供;外扩标准32 位数据总线,提供dma 数据
l 源代码设计提供;支持pci 66m 总线工作频率标准;支持pci 总线配置读、配置写;支持pci 总线io 读、io 写;支持pci 总线bus master 读、bus master 写;支持内部dma 中断和外部总线输入中断产生;支持一个pci io 空间,大小为256 字节;支持一个pci 内存空间,大小为4m 字节;支持pci 突发访问方式,突发长度为8 至128 个双字长度;用户可自己定义设备id 和制造商id;1 个fpga 内部16c450 串口,完全vhdl 内核提供;1 组4mx32 位sdram,容量最高支持到64mx32 位的sdram 接口,完全vhdl 内核sdram 接口源代码提供;1 组16 位flash(29lv800bb),1m 字节,可以扩充至32 位,最高16m 字节flash,完全vhdl 源代码设计提供;4 通道开关量输出,集电极开路输出,500ma 驱动电流,可扩展至64 路开关量输出;4 通道开关量输入,可扩展至64 路输入;4 个led 状态指示灯输出,提供调试和测试使用,完全vhdl 内核源代码提供;外扩标准32 位数据总线,提供dma 数据