带有此标记的料号:
1. 表示供应商具有较高市场知名度,口碑良好,缴纳了2万保证金,经维库认证中心严格审查。
2. 供应商承诺此料号是“现货” ,如果无货或数量严重不足(实际数量不到显示数量一半),投诉成立奖励您500元。
150
TSSOP8/0845+
进口原装现货
100
SOP8/19+
自家原装库存,支持配单服务,企业QQ3003975274
16000
DIP/22+
原装现货,主营全系列产品,可朔源
5000
DIP8/-
原装现货 挂就有
93LC56B/P
30000
-/19+
全新原装
93LC56B-I/SN
8000
SOP8/2213+
奥利腾只做原装,实单价优可谈
93LC56B-I/SN
11500
SOIC8/2322+
原装正规渠道优势商全新进口深圳现货原盒原包
93LC56B-I/P
16000
DIP/21+
只做原装,公司现货,提供一站式BOM配单服务
93LC56/P
6580
DIP8/94+
原装现货
93LC56BT-I/OT
100000
SOT236/-
现货库存,如实报货,价格优势,一站式配套服务
93LC56BT-I/OT
2500
SOT236/22+
只做原装欢迎监督
93LC56BT/ST
80000
TSSOP8/23+
原装现货
93LC56B-I/P
6740
DIP/23+
只做原装
93LC56B-I/SN
19310
SOIC8/2244
MICROCHIP专营价优
93LC56BT-I/OT
5900
SOT236/23+
每一片都来自原厂/服务好/可提供技术支持
93LC56BI/SN
9582
SOIC8/2122+
军工单位指定合供方/只做原装,自家现货
93LC56BT-E/OT
5000
-/-
-
93LC56BT-I/ST
32560
TSSOP8/2024+
原装优势有货
93LC56BT/ST
80000
TSSOP8/23+
原装现货
线、总线命令字节允许复用线和系统复位等。pci接口设计一般采用两种方法:(1)利用cpld/fpga实现,这种方法可以针对自己的需要定制功能,设计灵活性大。(2)用通用的接口芯片,如amcc公司的s5933、plx公司的pci9054等。因pci总线协议复杂,自行设计接口费时费力,而pci接口芯片具有设计简单、功能强大、可靠性好等特点,从而大大减少开发工作量。综上所述,设计选用pci90 54,c从模式工作,本地总线端输入时钟50 mhz,配置芯片为mierochip technology公司的93lc56串行eeprom. 1.2 lvds接口设计 低压差分信号(low voltage differential signaling,lvds)采用极低的电压摆幅高速差动传输数据,可以实现点对点或一点对多点的连接。文中采用cyclone i系列ep1c6q240fpga,它支持高速lvds接口,利用其i/o的lvds驱动器把fpga内部逻辑信号转换为低压差分信号对,经过传输线传送到对方差分接收电路。在cyclone i系列fpga中,使用lvds接口只需在其配套的quartus ii软件
一般广泛应用于系统设计。 本地总线部分中的input_buffer部分主要由差分电压比较器组成,如图3所示。当从j4进入的信号电压(引脚7)大于基准电压(引脚6)时,输出高电平(引脚1)并进入cpld,控制器通过pci9054读入。0ut_buffer部分主要是实现控制器对外设接收或发送数据的控制。 2.3 pci9054与eeprom接口 pci9054提供4个引脚eedi,eed0,eesk,eecs与串行eeprom-93lc5*个引脚di、d0、sk、cs相连,此外93lc56的vcc引脚需要接+3.3 v电源,gnd接地。因为需要对串行eeprom进行写操作,串行eeprom需处于可编程而且非保护状态,所以pe通过10 kω的电阻上拉后接高电平3.3 v电压,而pre通过10 kω的电阻下拉后接地。eeprom原理图如图4所示。 连接好pci9054与pci总线接口、本地总线接口和串行eeprom接口后,还需对寄存器进行配置,配置时需借助于windriver工具,寄存器的配置包括pci配置寄存器的配置、本地配置寄存器的配置及对eeprom初始化。 配
0](数据线)、ready#(表示总线上读数据有效或写数据完成,用以连接pci9054等待状态产生器,输入信号)。 2.1.3 pci9054与eeprom接口 pci9054在加电启动时,需要从外部eeprom读取初始化数据来配置pci9054的内部寄存器,而且依赖于硬件板卡的硬件资源要求,以及选择正确的pci9054工作模式。pci9054提供4个管脚与串行eeprom相连接,它们分别是eedi、eedo、eesk和eecs。本文选择的串行eeprom是93l-c56,因此对应于93lc56的di、do、sk、cs这4个管脚。 在计算机加电自检期间,pci总线的rst#信号复位。pci9054内部寄存器的默认值作为回应。pci9054出本地lreset#信号并检测串行eep-rom,若串行eeprom中的前33个bit不全为1,那么pci9054确定串行eeprom非空,用户可通过向9054的寄存器cntrl的29位写1来加载eeprom的内容到pci9054的内部寄存器。配置的信息可在p1xsdk中的plxmon下对eeprom进行配置。 eeprom配置信息主要包括
1.3 usb转换芯片 usb转换芯片对usb接口的数据、控制信号和rmii接口的数据、控制信号进行转换。本系统采用台湾asix公司的ax88170作为usb协议转换芯片。这块芯片片内5kb×16bit的sram,内部对数据进行usb协议和网络协议转换。它支持usb1.1标准,并可连接基于ieee 702.3或ieee 802.3u以太网协议下的10mbps/100mbps网络,而且在支持mii接口的同时,还支持简单的rmii接口,方便硬件的设计。ax88170片外用一片串行eeprom 93lc56实现对芯片的配置[5]。 1.4 通用串行总线(usb)接口 通用串行总线(usb)设备在即插即用的特性上能够较好地满足用户使用方便的要求。usb规范目前有两个版本:1.1和2.0。目前,绝大多数计算机主板还只是支持usb 1.1规范的最高12mbps速率,所以本系统是针对usb 1.1规范进行的[1]。 2 硬件配置 2.1 rtl8308b的配置 交换控制器rtl8308b的配合是通过芯片在上电时读取串行eeprom 24lc02b及某些控制引脚的电平来实现的。这其中包括广播控制使
ps公司的视频编码芯片(video encoder)完成视频数据的d/a转换。 (3)音频信号采集和输出的数据都是通过tm1300的标准i2c总线接口来传输的。可以用philips公司的uda1344音频编解码器(audio codec)完成音频数据的a/d和d/a转换。 (4)基于网络接口芯片可以采用常用的realtek公司的rtl8139c,它是具有10/100mbps自适应功能的以太网收发控制器,是目前应用最为广泛的一种网络接口芯片。设计时,应为其配置启动eeprom,如93lc46、93lc56等。 (5)启动eeprom一般使用符合i2c的器件,如24lc16、24lc32等。因为除了要存放系统启动设置信息外,还要存放用于系统自举l1代码,eeprom不得小于2k字节空间。eeprom具体内容格式参照tm1300芯片资料文档。 特别值得注意,设计本系统pci总线与设计pci卡时不同的是,tm1300使用pci总线访问时总线仲裁需仲裁器。这是因为在基于pc机主板和pci桥接芯片上已经有总线仲裁逻辑,不需要另外再作处理。嵌入的tm1300系统则需要仲裁来处理pci总线的请求和应答,具
产品型号:93LC56B-I/P
接口方式:3-wire
最大擦写次数:1M
位密度:2K
结构:x16
写速度(ms):6
最大时钟频率(Hz):1M
工作电压(V):2.5~5.5
封装/温度(℃):PDIP-8/-40~85
价格/1片(套):¥4.50
来源...
单电源编制程序操作电压降至2.0V(0~70℃);低功率CMOS工艺:典型有源电流:1mA,典型待机电流:5μA(电压3.0V);ORG引脚可选择存储器结构:256×8或128×16位结构;自定时擦/写周期;在执行指令WRAL(全部写入)之前自动执行ERAL(全部擦除)指令;电源开/关数据保护电路;符合工业标准的3线串行I/O;擦/写操作时有设备状态信号;有序的读出功能;保证10000000次的擦/写操作;数据保留>200年;可用温度范围:0~+70℃/-40~+85℃
请教斑竹和各位大侠张明峰老师[pic单片机入门与实践]遇到问题老师们好; 我在实践(通过spi读/写93lc56 eeprom)的实例这一节的时候,用的是pic16f877的片子,晶振是4m的。读/写都不正常,我看了93lc56的手册,我把sspcon,ckp改成0后,读数据正确,可还是写数据不能工作。请问选用晶振4m 时,读/写时该怎样设置sspstat,和sspcon,两个寄存器。谢谢您解答。
ok了这个问题刚解决,就是把test在不能引导时,点下3.3v。还有个问题,用eeprom 用93c56代93lc56,不知道可以不?