维库电子市场网-十六年专注打造电子元器件采购网

基于AD9430的数据采集系统设计

摘 要：本文介绍了高速adc ad9430的功能，详细说明了使用高速fpga来控制ad9430构成高速(140msps)、高精度(12位)数据采集系统的设计方法，并给出了具体实现的系统框图和测试结果。关键词：数据采集；fpga；ad9430 引言结合实际任务的要求，本文提出了一种基于ad9430的高速数据采集系统，主要用于采集雷达回波。在这个系统中，选用高速逻辑器件控制a/d转换和fifo存储，同时通过fpdp(front panel data port)总线将采集的数据发送出去。由于系统中的信号采集与数据传输独立于微机的cpu，从而大大地提高了数据采集与传输的速度。 ad9430的主要特性ad9430是adi公司推出的一款12位高速、低功耗adc。它采用3.3v单一电源供电，其最高转换速率能够达到210msps，而且在较宽的频带范围内仍然具有较好的动态特性。ad9430片内自带的采样保持器、参考电压源和数据时钟输出信号则为系统设计提供了更加简捷的解决方案。ad9430有两种数据输出接口模式，即双端口3.3v cmos输出和lvds输出。ad9430正常工作后，每个时钟周期进行一次a/d转

基于PCI Express接口的数据采集存储系统设计

模块、采集时钟控制模块、数据缓存和逻辑控制模块、pci express总线接口控制等部分组成。其中逻辑控制模块负责接收来自pciexpress接口的主机控制信息以及采样时钟频率的控制信号，并向系统的其它部分发送相关的控制命令。在进行数据采集时，a／d转换芯片的输出在经过信号处理后，可在数据缓存模块的控制下存入fpga内部fifo中；然后再通过pci express总线通过主机内存转存到raid磁盘阵列。 2 系统实现 2．1 数据采集 本系统中的数据转换芯片采用adi公司生产的ad9430流水型转换器。它是一种单片低功耗12位高速adc器件，采用3．3 v单一电源供电，具有最大的高速转换率(能够达到210 msps)，并在较宽的频带范围内仍然具有较好的动态特性。另外，片内还集成了高性能的采样保持放大器、参考电压源和数据时钟输出信号。可为系统提供更加简捷的解决方案。 ad9430有两种数据输出接口模式，即3．3vcoms输出和lvds输出。ad9430正常工作后，每个时钟周期进行一次a／d转换，当通过内部缓冲采样保持器和编码之后，可将转换结果锁存到输出寄存器。 通常高速

基于虚拟仪器的数据采集系统的设计与开发

高达320 mhz的ad8138，将输入的单端模拟信号转换为差分信号，并调整到合适的幅度和直流偏置，供后续a/d转换，电路原理图如图7。 模拟信号的失真主要由两方面因素导致：信号处理电路的非线性和噪声。模拟电路的非线性会对信号造成非线性失真。 本系统中对信号造成的非线性失真全部由前端调理电路造成，经实际测试，前端调理电路造成的实际非线性失真小于0.2%，完全满足系统指标0.5%的要求。 3.2 高速adc电路设计 为实现高的分辨率，本系统采用12 bit高速a/d转换器ad9430完成视频回波的a/d转换。ad9430要求采样时钟为差分输入，而且内部自带直流电平稳定电路，本设计使用fpga内置锁相环将晶体振荡器产生的时钟倍频至200 mhz，然后以差分方式输出到adc。 3.3 fpga逻辑设计 fpga采用xilinx的virtex ii pro高性能fpga系列中的xc2vp30型号，内部逻辑模块功能划分如图8所示。其中采集卡和计算机内存之间的dma数据传输采用pci接口ip核自带的dma控制器完成，该模块提供了本地逻辑与pci总线接口ip核之间的接口。

基于FPGA和SMT387的SAR数据采集与存储系统

如图1所示。 1．1 数据采集模块 模数转换模块主要功能是：在120 mhz的采样时钟下，将i／o两路模拟正交信号转换成12位数字信号，送给后端的采集存储控制模块。该模块由信号调理器和a／d转换器2部分构成。信号调理器主要完成对输入信号的幅度和共模电压的调整，a／d转换器将调整后的模拟信号均匀采样得到其量化的数字信号。根据系统要求，运算放大器选用ad8351，该器件是用于rf和if频段的低功耗差分运放，其输出放大增益和差分共模电压均可通过调整片外相应电阻阻值实现。a／d转换器选用ad9430，该器件分辨率为12位，最高转换速度为170百万次／秒，输入信号模拟带宽为710 mhz，输出模式可灵活配置。 1．2 采集存储控制模块 采集存储控制模块是整个系统运行控制的核心部分之一，其内部框图如图1的fpga部分。该采集控制模块的主要功能是：前端采集的数字信号在输出控制模块的控制下(编码等处理)，经shb送到dsp功能模块，dsp通过基于纽曼-皮尔逊准则的滑窗检测算法计算出有效信号的具体位置，并得到这些参数(calend、start、hold、error、pause、delay

ADSimRF:射频电平规划简易便捷

f中，该dac的输出功率水平为传递至iq调制器上并联电阻的功率。 图3所示为2.5 ghz中频采样接收机的电平规划屏幕截图。在该接收机中，输入信号先经过放大并向下混频至140 mhz，然后由adc进行欠采样。if级包含ad8375 adc驱动器，其增益可按1 db增量在-4 db至+20 db范围内设置。可以使用下拉菜单来选择25个可用增益之一，如图3所示。 与dac相似，为rf信号链选择adc也并非易事。一个常见问题在于，adc的输入阻抗与驱动这类器件的放大器并不一定匹配。对于ad9430 adc，其3 kω的内部输入阻抗已通过与连接到差分输入端的外部电阻并联而减少至200 ω（adisimrf数据库中针对该adc的存储模型采用200 ω的输入阻抗）。然而，这种情况下，adc输入阻抗和adc驱动器及抗混叠滤波器的输出电阻之间仍旧存在不匹配。adisimrf考虑到了这种不匹配情况并相应地调整了级联结果。 结论 adsimrf是一种易于使用的电平规划工具，可取代自己制作的电子表格。除能够计算增益、p3、p1db和噪声系数之外，它还可以计算功耗以及rms电压和峰峰值输出电压

基于AD9430的数据采集系统设计

摘 要：本文介绍了高速ADC AD9430的功能，详细说明了使用高速FPGA来控制AD9430构成高速(140MSPS)、高精度(12位)数据采集系统的设计方法，并给出了具体实现的系统框图和测试结果。
关键词：数据采集；FPGA；AD9430

引言
结合实际...