ADTL2-18+
1017
-/1923+
进口原装现货,主营MINI全系列
ADTL2-18+
1
SOP6/18+
回收此型号ADTL2-18+
ADTL2-18
2550
-/1825
真实原装现货,军工优势库位北京
ADTL2-18+
6000
SMD/21+/22+
全新原装可提供BOM配单
ADTL2-18+
1197
-/1322+/19+
全新
ADTL2-18+
230
-/1322+
全新原装,假一罚十,优势热卖
ADTL2-18+
10000
CD542/23+
进口/国产化/ 微信同号替代网址www.iczxkc.com
ADTL2-18
1600
SMD6/09+
原装现货库存
ADTL2-18+
5000
SMD/18+
原装现货原装
ADTL2-18+
1000
-/24+
优势货源原装
ADTL2-18+
14
SMD/21+
全新原装 现货
ADTL2-18
2500
SOP/DIP/07+
-
ADTL2-18
6500
-/23+
只做原装现货
ADTL2-18
7300
SMD/23+
原装现货
ADTL2-18
1960
NA/23+
代理渠道,价格优势
ADTL2-18
3000
-/2020+
原装现货支持BOM配单服务
ADTL2-18
56080
-/22+
原装现货
ADTL2-18
65286
-/21+
全新原装现货,长期供应,免费送样
ADTL2-18
6500
-/21+
原装正品
选用了adc10d1000。 为了给adc10d1000提供更稳定相噪更好的时钟信号,该时钟信号由外部晶振和锁相环(lmx2312和vco190-964)产生。vco190-964的频率范围为951-977 mhz,单端输出。由fpga控制lmx2312的工作方式及工作频率,设计选用200 khz为相位监测比较频率,lmx2312通过比较自身时钟信号与vco反馈信号产生控制电压,锁定vco的输出频率为960 mhz。 adc10d1000输入的时钟信号要求为差分形式,因此要通过变压器adtl2-18对vco输出信号进行转换,且变压器输出端应接100 ω差分阻抗匹配a/d的输入阻抗。a/d的输出为lvds信号,所以在与fpga连接时要注意100 ω匹配电阻要靠近fpga管脚。为保证adc10d1000的输出不减 少数据吞吐率,设计采用内部1:2demux增加数据宽度的方法,即同时并行输出2组10位采样数据,及ddr模式在时钟上升沿和下降沿均输出数据的方法降低了时钟速率,使输出时钟频率降为时钟信号960 mhz的1/4,即240 mhz。 为了在调试时,可以很方便地修改fpga内部