AM29LV033C-120EC
203060
TSOP/24+
一手渠道 假一罚十 原包装常备现货林R Q2280193667
AM29LV033C-120EC
27
TSOP/05+
-
AM29LV033C-90WDI-T
348
-/-
-
AM29LV033C-90E
4500
TSOP40/09+
全新原装,柜台现货,欢迎致电
AM29LV033C-90EI
2000
TSOP/06+
原装
AM29LV033C-70EI
230
TSOP40//
散新
AM29LV033C
2978
SMD/22+
强势库存公司现货
AM29LV033C
5000
SMD/23+
优势产品大量库存原装现货
AM29LV033C
60701
SMD/24+
深圳原装现货,可看货可提供拍照
AM29LV033C
8700
SMD/2023+
原装现货
AM29LV033C
12595
SMD/22+
原厂原装现货
AM29LV033C
12595
SMD/22+
原厂原装现货
AM29LV033C
9200
SMD/23+
只做原装更多数量在途订单
AM29LV033C
3180
23+/SMD
特价原装现货,一站配齐
AM29LV033C
8700
SMD/2023+
原装现货
AM29LV033C
41101
SMD/-
大量现货,提供一站式配单服务
AM29LV033C
28800
SMD/22+
原装现货,提供配单服务
AM29LV033C
3000
SMD/2009+
原装正品热卖,价格优势
AM29LV033C
526
SMD/24+
只做原装,专注海外现货订购20年
AM29LV033C
8391
SMD/22+
特价现货,提供BOM配单服务
文件2;最后运行文件2,通过它把文件1烧入flash。 操作步骤非常简单,这里要说明几点。首先,2个。out文件各自独立,文件2加载后,文件1成为数据,ccs在运行时,运行的是最新加载的程序,也即文件2。其次,文件2与文件1映射到ram中的物理空间各自独立,也就是文件2不能映射到文件1已映射的地方,如果发生重叠,文件2的内容就会覆盖原先文件1映射到该地址空间的内容,写入flash的内容就会发生错误。再次,用户程序里包括了二次加载程序,以在自举时把用户程序从flash还原到ram中。 表1 am29lv033c内存指令表 二次加载和bootloader 要保证用户程序的正确运行,仅把程序写入flash是不够的,必须保证上电后,程序能够从flash中正确恢复到ram。 dsp首先自检,得到程序的加载模式。在c6000中主要有2种模式,一种是主机加载模式,也即dsp从0x0000 0000开始执行程序;另一种是rom加载模式,该模式又有8位、16位、32位几种,不同的dsp略有不同,这里选用8位rom模式。工作时,dsp先从地址0x9000 0000开始,把0x9000 0000~0x900
放在用户程序里的,因此,为了方便烧写程序把bootloader写到该位置,这里在用户成程序的.cmd文件中把bootloader定位在程序段的起始位置。 编程方法实现 系统配置和参数设置 tms320dm642是ti公司的一款视频图像dsp,工作时钟最高可达到600mhz,程序存储器最大可调至272m×8位,其emif接口分4个空间,即ce0-ce3,flash映射到ce1空间,其地址为0x9000 0000-0x90400000,上电时采用8位rom加载方式。 am29lv033c是amd公司生产的flash存储器,其主要特点有:3.3v单电源供电,可使内部产生高电压进行编程和擦除操作;只需向其命令寄存器写入标准的微处理器指令,具体编程、擦除操作由内部嵌入的算法实现,并且可以通过查询特定的引脚和数据线监控操作是否完成,可以对任一扇区进行读、写或擦除操作,而不影响其他部分的数据。 由于4mb的flash rom有22根地址线,而dm642只有20根地址线,因此加入fpga,对flash进行分页,这里分8页,每页512kb,每页内含8块,每块64kb。 am29lv0
r写到该位置,这里在用户成程序的.cmd文件中把bootloader定位在程序段的起始位置。 编程方法实现 系统配置和参数设置 tms320dm642是ti公司的一款视频图像dsp,工作时钟最高可达到600mhz,程序存储器最大可调至272m×8位,其emif接口分4个空间,即ce0-ce3,flash映射到ce1空间,其地址为0x9000 0000-0x90400000,上电时采用8位rom加载方式。 am29lv033c是amd公司生产的flash存储器,其主要特点有:3.3v单电源供电,可使内部产生高电压进行编程和擦除操作;只需向其命令寄存器写入标准的微处理器指令,具体编程、擦除操作由内部嵌入的算法实现,并且可以通过查询特定的引脚和数据线监控操作是否完成,可以对任一扇区进行读、写或擦除操作,而不影响其他部分的数据。 由于4mb的flash rom有22根地址线,而dm642只有20根地址线,因此加入fpga,对flash进行分页,这里分8页,每页512kb,每页内含8块,每块64kb。
ld模块接收完一个传输流包,就会发送一个外部中断信号给dsp,通知dsp接收数据。此外,edma中断用于接收完一个包的数据后做后续处理。 系统对emif的使用情况: 系统在ce0 空间扩展了4m×64bit的sdram存储器(mt48lc4m32bpg),用于存储程序与数据。sdram的工作时钟由tms320dm643的 eclkout1提供,与emif的工作时钟频率相同,本系统中默认eclkin为其时钟源,即133mhz。 系统在ce1空间扩展了 4m×8bit的flash存储器(am29lv033c)。在对flash进行读/写访问前,需要通过emif的ce1控制寄存器ce1ctl,将 ce1空间配置为8-bit异步存储器接口,及读/写时序。 系统在ce2空间扩展了与fifo模块连接的接口。在dsp看来,fifo模块可视为8bit异步只读存储器。fifo模块的读使能信号rdreq与tms320dm643的ce2片选信号连接;fifo模块的读时钟信号 rdclk与tms320dm643的are读使能信号连接。 以太网接口 tms320dm643上集成有一个 emac+mdio片上外
的处理核心是c64x型的高性能数字信号处理器,具有极强的处理性能,这里用的dsp的核心频率是600mhz。它在使用时具有高度的灵活性和可编程性,而且外围集成了非常完整的音频、视频和网络通信等设备及接口,特别适用于网络视频监控、数字广播以及基于数字视频/图像处理的消费类电子产品等高速dsp应用领域。本系统中用到的外围接口主要有:视频接口、存储器接口、网络接口和串口。 图像a/d转换芯片用的是saa7115,它负责将模拟视频信号转换成为数字视频信号。norflash用的是spansion公司的am29lv033c,它的作用是负责永久性的存储完成h.264编码算法和网络传输协议的c代码。在硬件系统刚刚上电启动时,nor falsh中引导程序先被加载到dsp内,然后,引导程序被执行,引导程序会将应用程序加载到sdram中,最后,应用程序会在sdram中被执行。sdram用的是三星的hy57v28162 0e,它的作用主要有两个:一是存储要执行的应用程序,二是临时存储要被处理的图像数据。串口在这里主要是辅助调试用的。emac接口是非常重要的,它是传输已经处理的h.264编码码流的,这里用的是intel公司研发
关于dm642硬件设计的问题(缓冲器、信号完整性)根据dm642 evm的原理图改画了一pcb图,去掉了上面的可编程器件和背板接口及总线缓冲等不需要的东西。但现在觉得有些地方不对,问题如下:1.dm642的emif口与flashrom(am29lv033c)直接连接时,数据线、地址线、控制线是否一定要加缓冲器?2.dm642的vp口与视频编\解码芯片(saa7105\saa7115等)连接时,数据线和控制线是否一定要加缓冲器?3.dm642的emif口引出的线,我都串联了33欧的电阻。与两片sdram连接时,数据线只接一片sdram即可,而地址线和大部分的控制线需要连接两片sdram。信号完整性分析后发现,数据线和时钟信号线的波形都还可以,但地址线和大部分的控制线的波形上升时间较慢且振荡时间偏长。不知做过硬件设计的高人是否遇到过这样的问题,对通过信号完整性分析但波形不理想的信号线,一定要进行端接处理吗?谢谢