带有此标记的料号：
1. 表示供应商具有较高市场知名度，口碑良好，缴纳了2万保证金，经维库认证中心严格审查。
2. 供应商承诺此料号是“现货” ，如果无货或数量严重不足(实际数量不到显示数量一半)，投诉成立奖励您500元。
2
PGA/9551+
一定原装房间现货
HSP50016GC-52
50000
PGA/23+
原装现货
HSP50016GC-52
50000
PGA/23+
原装现货
HSP50016GC-52
50000
PGA/23+
原装现货
HSP50016GC-52
50000
PGA/23+
原装现货
HSP50016
80000
-/23+
原装现货
HSP50016
80000
-/23+
原装现货
HSP50016
80000
-/23+
原装现货
HSP50016
80000
-/23+
原装现货
HSP50016
80000
-/23+
原装现货
HSP50016
80000
-/23+
原装现货
HSP50016
12584
-/22+
深圳贸泽，最新到货，原厂渠道，只有原装
HSP50016
80000
-/23+
原装现货
HSP50016
24500
-/-
原装 部分现货量大期货
HSP50016
Digital Down Converter
INTERSIL
HSP50016PDF下载
HSP50016
Digital Down Converter
INTERSIL [Intersil Corporation]
HSP50016PDF下载
HSP50016_00
Digital Down Converter
INTERSIL [Intersil Corporation]
HSP50016_00PDF下载
HSP50016-EV
DDC Evaluation Platform
INTERSIL
HSP50016-EVPDF下载
HSP50016-EV
DDC Evaluation Platform
INTERSIL [Intersil Corporation]
HSP50016-EVPDF下载
HSP50016GC-52
Digital Down Converter
INTERSIL
HSP50016GC-52PDF下载
HSP50016GC-52
Digital Down Converter
INTERSIL [Intersil Corporation]
HSP50016GC-52PDF下载
HSP50016JC-52
Digital Down Converter
INTERSIL
HSP50016JC-52PDF下载
HSP50016JC-52
Digital Down Converter
INTERSIL [Intersil Corporation]
HSP50016JC-52PDF下载
HSP50016JC-75
Digital Down Converter
INTERSIL
HSP50016JC-75PDF下载
中频数字化软件无线电结构的实用短波软件无线电接收机中的数字信号处理技术。1 短波软件无线电接收机的硬件组成 短波软件无线电接收机的硬件组成如图1所示。 图中射频转换模块（rf）包括2个混频器和相应的模拟滤波器，以产生合适的中频宽带信号；模／数转换部分，采用了二中频并行a／d转换方案，所选芯片为ad9240；数字信号处理模块中的数字下变频部分，其完成的功能主要有：下变频、滤除带外噪声、降低采样率等。主要指标有动态范围、抽取滤波器的性能、频率分辨率和输出信号的精度等。所选芯片为harris公司生产的hsp50016； 数字信号处理模块中的数字信号处理部分，主要完成信息解调、控制射频前端和接收面板cpu的控制信号等任务。我们要求该部分的微处理器芯片速度快、精度高及具有较多便捷的信息传输通路和通信端口。所选芯片为ti公司生产的tms320c31。信号接收过程为：天线接收到的高频信号(15 khz~30 mhz)以后，与可调本地振荡器(lo1频率为：62.5~92.5 mhz)相混频，得到期望的第一中频信号(62.5 mhz)，再与本地固定振荡器(lo2频率为：62.5 mhz) 混频产生第二中频信号(2.5
转换到中频（if）上，在中频对模拟信号进行数字化，然后采用数字下变频（digital down conversion,ddc）技术，将采样率较低的信号送给后续的基带信号处理单元。 实现ddc主要有三种途径：（1）采用已有的专用芯片；（2）自己制作专用芯片；（3）基于fpga或dsp等通用芯片自建平台实现ddc。但是在高采样速率的系统中，如a/d采样的速率为400mhz时，这三种方法显示出各自的弊端：商用专用芯片要求a/d团拜转换出的数据速率较快，比如ad6620要求数据速率小于70mhz，hsp50016要求数据速率小于75mhz；而自己制作专用芯片，由于成本过高和国内技术条件的限制，在小规模的研发生产中几站是不可能的；用dsp芯片自建平台实现ddc时，虽然dsp可以高速执行乘加指令，但由于dsp是串行执行指令的，在高速片中会遇到处理能力过低的问题；虽然用fpga片内资源可以同时进行多个乘加运算，但是用fpga片内资源实现的乘法器速度较慢，很难实现高速数据流的实时乘加处理。 本文介绍一种基于新型fpga的高速数字下变频的实现方法，它充分利用数字下变频的优化算法以及fpga领域的新技术，去除
联系人：
联系方式：
