灵活、可扩展的现成解决方案。 比特错误率(ber)测试系统 使用ni pxi-7833r fpga 模块以及在自定义电路板上的广域网(wan)收发器芯片,我们实现了完整的串行比特错误率(ber)测试系统。需要检验的物理接口是rs232、rs422 和rs485,后两者是用于高达1.6 mb/s 高速应用的平衡接口。原系统仅支持8位同步和异步通信接口类型,而且成本相对较高。 连接到r系列pxi-7833r模块的接口是定制的印刷电路板,它使用的是用于不同物理层串行接口的sipex sp514 wan 接口ic。该电路板还包含了一个温度补偿晶振(tcxo)和一个直接数字合成(dds)电路,用于生成pxi-7833r 同步数据的高速时钟。1ppm精度的 tcxo可以用作被测单元的高可靠性时钟源,也可将来用于振动测试和分析。数据接口界面是基于db-25端口的eia-530通信标准。为了提高在高速状态下的信号完整性,所有的时钟和数据线我们都使用了同轴电缆。 目标机上的ni labview fpga vi 包含了典型ber 测试系统的所有功能。该vi接受所有的用户输入来配置定时、物理接