采用PCM编码原理及FPGA编程技术实现PCM数字基群接口传输低速数据的接入(图)

...更大规模可编程电路来实现。 ----本接入设计主要由5个模块组成：数据采集及处理模块 ----该模块功能是异步数据接口的数据进行采集及处理并转换为所需用2M数据流。时钟发生模块 ----该模块是将8.192MHZ的晶振所产生的原始时钟经过分频后所产生的系统时钟与从HCB3码中所提取的2.048Mbps时钟进行比较并进行（数字锁相环），产生系统所需的2.048MbpsJF时钟。时隙产生及控制模块----该模块...
NRZ-HDB3码转换器的高速长距离通信

...码制转换器选用IMP813L作为μP监控电路，实现可靠上电复位和看门狗控制。DS2153Q的时钟信号是通过对单片机时钟信号的二分频来实现的。单片机选用16.384MHz的时钟信号，使用74HC74二分频后，得到8.192MHZ的频率信号作为DS2153Q输入时钟。在DS2153Q的电路设计中，为了使其工作在不成帧方式，发送的数据全部从TSER引脚输入，需要将引脚TLINK和TSER短接。发光二极管用于转换器的工作指示，可...
ST-BUS总线接口模块的Verilog HDL设计

...始接收或发送数据流；类型1的同步脉冲需要维持一个完整的时隙周期(即8个位时钟周期)，在此期间部件也要接收或发送信息数据，这种同步方式较少应用。ST-BUS定义了4种标准时钟频率，即16.384MHz、8.192MHZ、4.096MHz和2.048MHz，其中每一种时钟频率均可作为部件的内部时钟，不过任意时刻只能选择其一，自适应系统在设计时采用了自动选择模式。除频率2.048MHz外，其它时钟频率总是数据速率的...
TLC320AD50C与DSP接口设计

...号输入监控通道，第二通道为模拟信号转化为数字信号（A/D）通道，第三通道为数字信号转化为模拟信号（D/A）通道，最下面一路是AD50的工作频率和采样频率控制通道。本文所述的输入时钟（MCLK）为8.192MHZ，A/D与D/A的采样频率为MCLK/（128*N）Hz（N为AD50C的第4个寄存器4~6位所设）。 2.2 AD50与DSP的引脚连接方式 AD50与TMS320VC5402是以SPI方式连接的。AD50工作在主机模式（M/S=1），提...
数字信号处理器TMS320VC5402与音频模拟芯片TLC320AD50C的接口设计

...VC5402的连接易于实现。 3 TMS320VC5402与TLC320AD50C硬件连接及软件实现 3.1 硬件连接根据图1和图2的时序,则容易实现TLC320AD50C与TMS320VC5402的硬件连接,如图3所示。 TLC320AD50C的MCLK外接8.192MHZ的晶振,TMS320VC5402的FSX和FSR由TLC320AD50C设置。如果选择D7=0,N=8,则采样速率为8kHz。 3.2 通信协议 TLC320AD50C的通信有两种格式：一次通信格式和二次通信格式。一次通信格式的16...

8.192MHZ 相关搜索

视频广告

8.192MHZ推荐型号

>> 更多8.192MHZ相关热门型号

维库电子市场网-十六年专注打造电子元器件采购网

8.192MHZ

建议反馈

我要上传PDF