CMOS动放的同相放大电路图
出处:xalyh 发布于:2009-03-23 00:00:00 | 2509 次阅读
运放输出为容性负载时易产生振荡。运放接容性负载通常有两种情况,一种是印制板的布线与电缆接线的分布电容,另一种是某些电子装置接在运放的输出端,这种电子装置为了消除外部高频信号的影响,在输入与地之间接入较大的电解电容。不同种类的运放对容性负载的承受能力是不同的,常用的CMOS运放对容性负载的承受能力更弱。为此,使用CMOS运放时,在输出端要串联电阻,对容性负载做必要的处理。如图是采用CMOS运放TLC72C的2倍电压增益的同相放大电路。由22OpF电容与1OkΩ打电阻构成容性负载,使电路容易产生振荡。
上一篇:射极跟随器的振荡问题电路图
下一篇:自激多谐振荡器电路图
版权与免责声明
凡本网注明“出处:维库电子市场网”的所有作品,版权均属于维库电子市场网,转载请必须注明维库电子市场网,https://www.dzsc.com,违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。
如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。