给出了PIC12F509的内部控制原理图，R1 、R2和R3为上拉电阻，使用PIC12F509时无需安装这些电阻。图2是评估DS1803的电路连接，跳线用于选择地址引脚、分离共用的VCC (VDD)以...
分类：单片机制作 时间：2010-02-11 阅读：7892
如果DAC使用锁相环(PLL)合成器来定时，那么同步两个DAC的方法就是每个DAC使用单独的PLL (图7)。DAC1和DAC2的LVDS数据时钟输出相位与参考时钟相比较。这样的话，DAC的内部时...
分类：单片机制作 时间：2010-02-11 阅读：2818
利用FPGA中桶形移位器的实现完成MUX-DAC的同步电路图
可以利用Xilinx® FPGA中先进的数字时钟管理程序(DCM)来检测两个MUX-DAC的数据时钟之间的相位差异(图)。DCM1生成一个与DATACLK1和DATACLK2相同频率的时钟。 以时...
分类：单片机制作 时间：2010-02-11 阅读：3749
使用这种方法时，触发器要在时钟的下降沿进行状态更新，以消除DAC时钟信号的毛刺，两个MUX-DAC的输入时序要相同。 布线时要考虑延迟以确保满足两个触发器的建立和保持时...
分类：单片机制作 时间：2010-02-11 阅读：3244
如果DAC使用方波(比如ECL)时钟，两个DAC之间的同步可以用如图所示的简单的高速逻辑电路来实现。为了简单明了，该原理图中的逻辑配置只能实现单端功能。但是实际应用中会使...
分类：单片机制作 时间：2010-02-11 阅读：2664
MAX19692的时钟(CLKP，CLKN)和数据时钟(DATACLKP，DATACLKN)接口的简化框图。初始时钟由一个两位计数器四分频后用于锁存数字DAC输入。该计数器可能在四个状态中的任意一个...
分类：单片机制作 时间：2010-02-11 阅读：3088
使用具有多路输入的DAC (MUX-DAC)如MAX19692，或具有数据时钟输出的内插DAC时，输入数据速率为DAC刷新速率的1/N，DAC在一个或两个数据时钟跳变沿锁存数据。MAX19692中N = 4...
分类：单片机制作 时间：2010-02-11 阅读：1492
AVR 单片机AT90S8515 共有4 个并行8位口,A 口、B 口、C 口、D 口. 由于AT90S8515 需要用+ 5 V 直流电压供电,每个并行口引脚输出电压不超过5 V , 输出电流为20mA[3 ] ,但35B...
分类：单片机制作 时间：2010-02-09 阅读：8712
tmc222应用电路,整个系统的电路非常简单，采用任何具有IIC通讯的微处理器结合TMC222芯片便构成单轴步进电机控制驱动系统，整个系统只需要2个主要的芯片即可，其中所有的运...
分类：单片机制作 时间：2010-02-09 阅读：1731
了在电话线上能传输编码信号，这个编码信号的频率必须在音频的范围，大概几千赫左右。这个频率可以由编码电路的振荡电阻来选定，大约1M左右。 来源:与你同行
分类：单片机制作 时间：2010-02-08 阅读：5140
