|
|||||||||||
| 技术交流 | 电路欣赏 | 工控天地 | 数字广电 | 通信技术 | 电源技术 | 测控之家 | EMC技术 | ARM技术 | EDA技术 | PCB技术 | 嵌入式系统 驱动编程 | 集成电路 | 器件替换 | 模拟技术 | 新手园地 | 单 片 机 | DSP技术 | MCU技术 | IC 设计 | IC 产业 | CAN-bus/DeviceNe |
求教：PLD设计 |
| 作者：liyun022 栏目：EDA技术 |
我是新手，想向各位大侠请教一下用FPGA、CPLD进行数字系统设计时，需要注意哪些问题？ 还有就是谁能不能介绍一下关于“时序收敛”方面的知识或推荐一些资料！ 谢谢！ |
| 2楼： | >>参与讨论 |
| 作者： liyun022 于 2005/4/29 19:35:00 发布：
怎么没人回? |
|
|
|
| 免费注册为维库电子开发网会员，参与电子工程师社区讨论，点此进入 |
Copyright © 1998-2006 www.dzsc.com 浙ICP证030469号 |