125M3.3V
190
705/09+
代理ASI全系列产品
125MHZ
99999
DIP/-
20.8*12.8
125MCRA104120MDPTLB0768
1800
DIP/-
原装现货
125M
33880
TXC/2022+
只做原装
125M
8700
TXC/2023+
原装现货
125M
5000
TXC/23+
优势产品大量库存原装现货
125M
6386
TXC/2021+
原装正品
125M
5000
TXC/10+
原装正品，配单能手
125M
80000
-/23+
原装现货
125M
80000
-/23+
原装现货
125M
80000
-/23+
原装现货
125M
100000
TXC/24+
房间现货，诚信经营，提供BOM配单服务
125M
5000
TXC/10+
原装，配单能手
125M
80000
-/23+
原装现货
125M
80000
-/23+
原装现货
125M
5000
TXC/22+
原厂渠道可追溯，精益求精只做原装
125M
5000
TXC/22+
宽宏博大，通达天下
125M
9200
TXC/23+
只做原装更多数量在途订单
125M
9200
TXC/23+
只做原装更多数量在途订单
125MCA
Optoelectronic
ETC
125MCAPDF下载
125MCA
Optoelectronic
125MCAPDF下载
125MCG
Optoelectronic
ETC
125MCGPDF下载
125MCG
Optoelectronic
125MCGPDF下载
125MCR
Optoelectronic
ETC
125MCRPDF下载
125MCR
Optoelectronic
125MCRPDF下载
125MRG
Optoelectronic
ETC
125MRGPDF下载
125MRG
Optoelectronic
125MRGPDF下载
125M14CB
Fuse
ETC
125M14CBPDF下载
125M14CB
Fuse
125M14CBPDF下载
的高速ad转换器，其高达250msps的采样率，适用于高速数据采集的场合。因为ad9481需要250m的基于pecl标准的差分时钟才能工作在250msps，因此本设计采用摩托罗拉公司的mcl00lvel16这一时钟芯片来提供250m的差分时钟，它只需要输入单端cmos电平的250m时钟便可以输出符合ad9481要求的250m差分时钟。但是这么高的时钟在线路板中是一个潜在的威胁，它既容易干扰其他器件，又容易被其他器件干扰。ad9481的数字输出属于并行接口，2个250msps，8位数据输出组合形成125msps，16位的数据流，如此高速的数据传输与存储容易使数字系统中出现竞争冒险和亚稳态，因此首先在ad的数据输出引脚和fpga的输入引脚之间串联100欧姆的电阻，用来削弱高速数据线在o，1之间变换产生的毛刺和数据线之间的干扰。其次，在fpga内部对ad的数据线和锁存时钟的使用应严格按照器件手册上的建立时间和保持时间来设计，否则容易产生亚稳态。 该设计选用的fpga是ep2c5q208，它是altera公司的cyclone2系列的一款低成本fpga，适用于中小型设计。拥有多达4608的逻辑单元，
路如图4所示。 图4：改进后的新电路 图5显示了上面过程的结果。纹波下降到约150mv峰峰值，开关频率则与先前例子中几乎相同。 图5：电路改进后的结果 如果负载端有另外的电容，问题就来了。为了正常工作，对取决于滤波电容esr的设计来说，这一点特别需要加以关注。一般来说，只要附加电容与稳压器的输出电容之间有数英寸的距离，那么两部分电路之间就有足够的引线电感进行隔离，电路不会受到负面影响。这里有个例子，即在距离主输出电容约1英寸的地方增加一个10uf、35v、125mω esr的钽电容。可以看到，纹波现在下降到了约35mv峰峰值，如图6所示。值得注意的是，输出纹波电压仍与开关节点电压同相。这意味着负载在开关频率点仍呈很大的阻性。 图6：在距离主输出电容约1英寸的地方增加一个10uf、35v、125mω esr的钽电容后，纹波下降到了约35mv峰峰值 然而，在靠近输出电容很近的地方增加较大容值的陶瓷电容就很可能会产生问题。图7说明了将一个2.2uf的陶瓷电容紧靠输出电容连接时发生的情况。 图7：将一个2.2uf的陶瓷电容紧靠输
知道650mhz的带宽足够通过10base-t (10mbps)和100base-t (100mbps，高速以太网)信号。但是，很多人未必知道这个带宽也可满足1000base-t (1gbps，吉比特以太网)的要求。这个认知盲区有可能影响了两电平非归零(nrz)传输方案在当前市场的推广。 在吉比特以太网中，数据有效载荷划分到以太网电缆的四对双绞线，每对250mbps。5级脉宽幅度调制(pam-5)为波特率运用了多种幅度。使用这种机制可以进一步降低传输速率。其结果是1000base-t以每秒125m的速度进行数据传输，与高速以太网相同。因此，任何模拟带宽能够满足高速以太网应用的电缆系统都可以应用于吉比特以太网。 对于max4890等lan开关，650mhz带宽足以支持这类应用。 q2. 我不能用max4890传输625mbps的lvds信号，但为何可以传输1gbps的以太网信号? a2. 这是因为使用了不同的编码方式。吉比特以太网仅以每秒125m的速度传输数据。要达到类似性能，lvds需要以每对125mbps的速度传输数据。因为吉比特以太网的多脉冲幅度编码机制(pam-
晶体全称为晶体振荡器，其作用在于产生原始的时钟频率，这个频率经过频率发生器的放大或缩小后就成了电脑中各种不同的总线频率。以声卡为例，要实现对模拟信号44.1khz或48khz的采样，频率发生器就必须提供一个44.1khz或48khz的时钟频率。常用的有125m晶振，下面就让我们来看看设计时晶振的问题： 1、抖动与相噪有什么关系？ 相位噪声和抖动是对同一种现象的两种不同的定量方式（描述）。抖动是一个时域概念，单位是ps或fs.相位噪声是频率域的概念，相位噪声是用偏移频率fm处1hz带宽内的矩形的面积， 与整个功率谱曲线下包含的面积之比表示的，单位为-dbc/hz. 2、ocxo的电压参考端的作用是什么？ 通常时钟板上需要一个高精密的电压基准，解决的办法可以在时钟设计上增加一个高精密的电压基准芯片，但这样会带来时钟成本的上升。另外的解决办法可以从ocxo的电压参考端获得电压基准。由于ocxo通常是将电压基准放置在温度最恒定的地方，而且ocxo的恒温槽的控温精度通常为0.1℃，这样无形进一步减小了电压基准对温度变化的敏感程度。所以推荐采取ocxo电压参考端作为时钟的电压基
我们常见的晶振有27m晶振、65.536m晶振、100m晶振、16m晶振、125m晶振、85m晶振、8m晶振、12m晶振，晶振的主要特性之一是工作温度内的稳定性，它是决定振荡器价格的重要因素。稳定性愈高或温度范围愈宽，器件的价格亦愈高。今天本文给出了高稳10m晶振的设计方案，大家可以参考一下。 主要目标：10mhz晶振，1hz相噪-110~-120,秒稳5e-13~1e-12 原理框图如下： 主要思路： 1. 我认为首先要去除电路的噪声，保证晶体的高q值能得到发挥，套用一句广告词："留住最真的".电路的噪声有2个方面，电源引入波动/噪声和电路自身的噪声，因此拟采用2次稳压电路，2次滤波电路。对外部电源的波动，先用一次ldo稳压，输出供内部核心电路使用，包括内槽恒温控制电路也使用此稳压。再对所有rf电路进行2次稳压，并结合有源滤波，对10hz以上的噪声进行衰减滤除。最后还要对主振级电路进行超低频低通滤波，截止频率希望做到0.1hz,以保证近端相位噪声的纯净。 2. 使用高q值低老化晶体，但晶体q值不可能无限高，据说bva的晶体很好，但市场上买不到，也是白
美国模拟器件上市了8款“ad911x、ad971x”系列，均集成2个采样速度最大为125m样本/秒，分辨率为8、10、12及14bit的d-a转换器ic（英文发布资料）。安装面积仅为6mm见方。均减小了耗电量。主要面向通信、产业、医疗设备及计量器等。设想特别是用于通信设备的发送电路，定名为“txdac”系列。 此次上市的产品有最大输出电流为4～20ma的“ad9114、ad9115、ad9116、ad9117”，以及最大输出电流为1～4ma的“ad9714、ad9715、ad9716、ad9717”。在分辨率方面，ad9114和ad9714为8bit，ad9115和ad9715为10bit，ad9116和ad9716为12bit，ad9117和ad9717为14bit。均为差动输出模式。封装均采用40端子的lfcsp，端子可相互兼容。 ad911x系列的无杂散动态范围（sfdr）在采样速度为125m样本/秒，输出频率为10mhz时，ad9115、ad9116及ad9117为85dbc。 ad9114为76dbc。对于输出电压为3.3v，输出电流为20ma时的耗电量，在采样速度均
戏机等使用充电器或透过usb线对镍氢、锂离子二次电池等进行充电之行动装置。 目前各大厂牌已开始逐渐采用usb端子来对行动电话等行动装置充电，因此为了防止某些usb端子设计规格因超出usb电压规范而造成装置的损坏，故必须在装置内采取防护措施。这次rohm全新研发新产品『bd6040gul』系将系统所需的防护功能内建于1.66mm方形的超小型csp封装中，安装面积较旧产品的保护电路减少了30%以上，最适合需要节省空间之设计用途。以28v过电压保护电路为中心，备有低rds on fet sw (125mΩ)、ovlo (over voltage locked-out)电路、uvlo (under voltage locked-out)电路、过电流保护电路、启动延迟电路、温度保护电路等充电控制所必要的所有保护电路，并拥有业界最小45a的消耗电流，可充分对应要求低消耗电流的usb充电。 『bd6040gul』于今年10月开始样品出货(样品售价：150日圆)，并预定自2007年12月起以月产100万颗规模投入量产，前制程于rohm hamamatsu co., lt
et基于vishay的下一代super junction技术，具有超低栅极电荷，以及较低栅极电荷与导通电阻乘积，该乘积是衡量用在功率转换应用中的mosfet的重要优值系数。 与前一代s系列器件相比，新的e系列技术使导通电阻降低了30%。根据应用的不同，这些产品可以提供更高的功率密度，使转换效率更上一层楼。由于这个新平台具有更低的输入电容，栅极驱动损耗也减少了。 近期发布的12 e系列器件包括4款22a的mosfet和4款30a的mosfet，在10v下的导通电阻分别为190mω和125mω。22a和30a mosfet均提供to-220、to-220 fullpak、to-247和to-263 (d2pak)封装。此外，在10v下导通电阻为64mω的47a器件采用to-247封装，导通电阻为150mω的24a、650v mosfet提供to-220、to-263 (d2pak)和to-247封装。 e系列的超低导通电阻意味着极低的导通和开关损耗，在功率因数校正、服务器和通信电源系统、焊接、等离子切割、电池充电器、高强度放电(hid)照明、荧光灯镇流器照明、半导体固定设备，
l适合移动电话、移动音乐播放器、录音笔、数码相机、pda、便携式游戏机等使用充电器或通过usb线对镍氢、锂离子二次电池等进行充电的移动设备。 目前各大厂牌已开始逐渐采用usb端子来对移动电话等移动设备充电，因此为了防止某些usb端子设计规格因超出usb电压规范而造成装置的损坏，故必须在装置内采取防护措施。bd6040gul是将系统所需的防护功能内置于1.66mm方形的小型csp封装中，适合需要节省空间的设计用途。 以28v过电压保护电路为中心，备有低rds on fet sw (125mω)、ovlo(over voltage locked-out)电路、uvlo(under voltage locked-out)电路、过电流保护电路、启动延迟电路、温度保护电路等充电控制所必要的所有保护电路，并拥有45ma的消耗电流，可充分对应要求低消耗电流的usb充电。
密度，使转换效率更上一层楼。由于这个新平台具有更低的输入电容，栅极驱动损耗也减少了。 新产品在10v下具有64mω～190mω的超低最大导通电阻，以及22a～47a的额定电流范围。e系列mosfet基于vishay的下一代super junction技术，具有超低栅极电荷，以及较低栅极电荷与导通电阻乘积，该乘积是衡量用在功率转换应用中的mosfet的重要优值系数。 最近发布的12 e系列器件包括4款22a的mosfet和4款30a的mosfet，在10v下的导通电阻分别为190mω和125mω。22a和30a mosfet均提供to-220、to-220 fullpak、to-247和to-263 (d2pak)封装。此外，在10v下导通电阻为64mω的47a器件采用to-247封装，导通电阻为150mω的24a、650v mosfet提供to-220、to-263 (d2pak)和to-247封装。 e系列的超低导通电阻意味着极低的导通和开关损耗，在功率因数校正、服务器和通信电源系统、焊接、等离子切割、电池充电器、高强度放电(hid)照明、荧光灯镇流器照明、半导体固定设备，
迷津用网络芯片ac104tx[1:0](0)tx[1:0](1)tx[1:0](2)tx[1:0](3)8个端口同肘接收fpga产生8位50m连续数据,每隔16.7 ms有一个100ns的停顿,同时fpga提供tx-en(0). tx-en(1) .tx-en(2). tx-en(3),使能信号,有连续数据为高,无数据为低，周而复始。通过芯片内部txop(0)txon(0)txop(1)txon(1)txop(2)txon(2)txop(3)txon(3)pm4g-100gh和rj45来发送4对125m差分信号,(显示屏同步发送卡)清问ac104 mdcmdiofpga 怎样对芯片初始化?本人英文太差看不懂资科pream start opcode phyad regad turnaround data idle32bit 2bit 2bit 2bit 5bit 5bit 2bit 2bit
reply:jitter: 直译为“抖动”，实际上是指时钟的相位、占空比的不规则变动。这对于一个同步数字系统来说，有时候是致命的，甚至在你想象不到的情况下。例如对于一个100m的数字系统来说，占空比为40%的方波时钟信号，往往需要当作125m的时钟信号来看待。常用二分频的方法消除部分jitter。decoupling：直译为“去耦合”，比较容易明白。这里可以简称为“电源滤波”。
抑止1：你的transformer的电源和地plane的处理2：你的内部clk的处理，着重看你的125m部分，有否加串阻或者电容等。3：transformer的选型4：整个机壳和pcb的gnd接地问题......很多很多。
迷津用网络芯片ac104tx[1:0](0)tx[1:0](1)tx[1:0](2)tx[1:0](3)8个端口同肘接收fpga产生8位50m连续数据,每隔16.7 ms有一个100ns的停顿,同时fpga提供tx-en(0). tx-en(1) .tx-en(2). tx-en(3),使能信号,有连续数据为高,无数据为低，周而复始。通过芯片内部txop(0)txon(0)txop(1)txon(1)txop(2)txon(2)txop(3)txon(3)pm4g-100gh和rj45来发送4对125m差分信号,(显示屏同步发送卡)清问ac104 mdcmdiofpga 怎样对芯片初始化?本人英文太差看不懂资科pream start opcode phyad regad turnaround data idle32bit 2bit 2bit 2bit 5bit 5bit 2bit 2bit
tx[1:0](0) tx[1:0](1) tx[1:0](2) tx[1:0](3) 8个端口同肘接收fpga产生8位50m连续数据,每隔16.7 ms有一个100ns的停顿,同时fpga提供tx-en(0). tx-en(1) .tx-en(2). tx-en(3),使能信号,有连续数据为高,无数据为低,周而复始通过芯片内部txop(0)txon(0)txop(1)txon(1)txop(2)txon(2)txop(3)txon(3)pm4g-100gh和rj45来发送4对125m差分信号清问ac104 mdcmdiofpga 怎样对芯片初始化?本人英文太差看不懂资科pream start opcode phyad regad turnaround data idle32bit 2bit 2bit 2bit 5bit 5bit 2bit 2bit显示屏同步发送卡)
联系人：
联系方式：
