74LS85N
10000
-/15+
-
74LS85
41101
SOP16/-
大量现货,提供一站式配单服务
74LS85
48000
SOP16/24+
原装现货,可开专票,提供账期服务
74LS85
20
DIP/9414+
原装现货特价
74LS85
68500
-/2025+
一级代理,原装假一罚十价格优势长期供货
74LS85
47
DIP/8813
北京电子市场柜台现货,低价销售,欢迎查询
74LS85
5000
0.0/23+
优势产品大量库存原装现货
74LS85
28500
DIP/22+
汇融科技/价格给力/实单必成
74LS85
9200
DIP/23+
只做原装更多数量在途订单
74LS85
25850
DIP/16+
原装现货长期供应
74LS85
80000
-/23+
原装现货
74LS85
51005
0.0/24+
原厂原装现货,提供一站式配单服务
74LS85
4800
DIP/23+
只做进口原装假一赔十
74LS85
5000
0.0/23+
原装库存,提供优质服务
74LS85
10000
DIP/24+
原装现货,提供BOM配单服务
74LS85
10000
DIP/25+
提供一站式配单服务
74LS85
4679
SOP16M/22+
全新原装只做自己公司现货
74LS85
8700
-/2023+
原装现货
74LS85
60701
0.0/24+
深圳原装现货,可看货可提供拍照
出作为中间结果。它所依据的原理是,如果两位数a1a0和b1b0的高位不相等,则高位比较结果就是两数比较结果,与低位无关。这时,由于中间函数(a1=b1)=0,使与门g1、g2、g3均封锁,而或门都打开,低位比较结果不能影响或门,高位比较结果则从或门直接输出。如果高位相等,即(a1=b1)=1,使与门g1、g2、g3均打开,同时由(a1>b1)=0和(a1<b1)=0作用,或门也打开,低位的比较结果直接送达输出端,即低位的比较结果决定两数谁大、谁小或者相等。 二、集成数值比较器 1.集成数值比较器74ls85得功能 集成数值比较器74ls85是4位数值比较器,其功能如下: 500)this.style.width=500;"> 从功能表可以看出,该比较器的比较原理和两位比较器的比较原理相同。两个4位数的比较是从a的最高位a3和b的最高位b3进行比较,如果它们不相等,则该位的比较结果可以作为两数的比较结果。若最高位a3=b3,则再比较次高位a2和b2,余类推。显然,如果两数相等,那么,比较步骤必须进行到最低位才能得到结果。 500)this.style.width=500;"> 真值表中的
律和从高位开始比较的原则,写出比较逻辑式 500)this.style.width=500;" v:shapes="_x0000_i1025"> 500)this.style.width=500;" v:shapes="_x0000_i1026"> 500)this.style.width=500;" v:shapes="_x0000_i1027"> 根据这三个逻辑式,就可以做出四位二进制码的比较电路,实际的四位数码比较器还有一些附加部分,在此就不介绍了。 表19-10是四位二进制码比较器74ls85的功能表,功能表的排列按照从最高位开始比较的原则进行的。a3>b3,就是 [a3 a2 a1 a0]>[b3 b2 b1 b0];当a3=b3时,比较次高位,若a2>b2,就是 [a3 a2 a1 a0]>[b3 b2 b1 b0],余类推。四位数码比较器的逻辑符号如图19-6-1所示。 四位二进制码比较器74ls85的功能表和逻辑符号如下: 表19-10 四位数码比较器的功能表 比 较 输 入 串 联 输 入 输 出 a3 b3
信号输入线之间接一个用于线路阻抗匹配的电阻。差动信号(in+、in-、a+、a-、b+、b-)经差动线路接收器sn75175 和高速光电耦合器6n137 转换为单端信号(in、a、b)输入到lm628 中,以实现闭环控制。 2.6 译码电路 如图 4 中虚线框(4)所示,采用一片3/8 译码器74ls138 对地址译码,实现对控制卡3路伺服单元的片选,而xa0 则专门用于对lm628 进行读写控制,这样得出的地址信号是连续的(0xf60~0xf65)。另外,采用一片四位二进制码比较器74ls85 实现dsp 对双口ram的读写片选。片选地址信号范围为0~7ff,这刚好寻址双口ram 2k 范围内的所有空间。 此外,由于tms320f2812 要从双口ram 读出大量的运动轨迹数据并存储,而其片内只有18kb 的空间,远不能满足要求,同时为了方便程序调试和修改,均需要dsp 扩展一片存储器。这里选用cypress 公司的256k×16 位的sram cy7c1041cv33,其读写周期时钟最快可达12ns,因此可与dsp 进行零等待状态接口,保证了dsp 的运算速度。 3 运
。 数据处理部分这部分有三个功能: (1)将a/d转换器输出的七段码形式的数据转换为bcd码; (2)将转换好的的bcd码数据进行相减,实现电阻值求差功能; (3)将转换好的bcd码数据与设定的上下限进行比较,第2步得到的电阻差值与基准比较值进行比较,实现比较功能。 本文着重介绍这一部分的原理以及实现。针对数据处理部分,这一部分功能可以采用三种方案来实现: (1)采用alu和7485系列芯片来实现,这种方案需要6个alu单元(3片处理4位bcd减法的单元和3片处理借位的单元)和18片74ls85芯片(作为数字比较器),占用相当大的系统面积,并且看起来非常繁琐功能复杂,不直观。时间延迟大,测量误差也比较大。 (2)完全采用数字组合逻辑电路来实现,这一方案设计门槛比较低,但是占用的系统面积、功耗和测量误差比第一种方案大的多,达到较难以实现的地步。 (3)采用fpga来实现,把本部分要实现的功能完全集成在一块fpga上,与上述两个方案比较,大大节省面积,系统功能让人一目了然,而且仪器稳准度更高,反应速度更快 显示输出部分 该部分有led显示灯(红、绿)和led数码管组成,根据输入显示
三态反相输出触发器74ls564 ttl 八位三态反相输出d触发器74ls573 ttl 八位三态输出触发器74ls574 ttl 八位三态输出d触发器74ls645 ttl 三态输出八同相总线传送接收器74ls670 ttl 三态输出4×4寄存器堆74ls73 ttl 带清除负触发双j-k触发器74ls74 ttl 带置位复位正触发双d触发器74ls76 ttl 带预置清除双j-k触发器74ls83 ttl 四位二进制快速进位全加器74ls85 ttl 四位数字比较器74ls86 ttl 2输入端四异或门74ls90 ttl 可二/五分频十进制计数器74ls93 ttl 可二/八分频二进制计数器74ls95 ttl 四位并行输入\\输出移位寄存器74ls97 ttl 6位同步二进制乘法器 来源:零八我的爱
数字比较器