74VCX86
80000
-/23+
原装现货
74VCX86
50000
-/26+
只做原装，专注提供BOM配单服务
74VCX86
80000
-/23+
原装现货
74VCX86
41101
SOP3.9/-
大量现货，提供一站式配单服务
74VCX86
5010
-/26+
现货专家，只做原装现货
74VCX86
5000
MLP 2.5x3 14L TSSOP 14L/25+
只做原装
74VCX86BQX
8963
14VFQFN Exposed Pad/22+
只做原装，现货库存
74VCX86BQX
8000
21+/25+
原装现货，支持BOM配单
74VCX86BQX
10000
14DQFN3x2.5/-
原装现货，可开票，提供账期诚信服务
74VCX86BQX
88688
SMD/2605+
库存现货
74VCX86BQX
72000
NEW/NEW
一级代理保证
74VCX86BQX
7300
-/23+
原装现货
74VCX86BQX
6005
N/A/2006
原装正品热卖，价格优势
74VCX86BQX
8000
14DQFN3x2.5/-
百分百原装公司现货假一赔十
74VCX86BQX
16920
NA/23+
代理渠道，价格优势
74VCX86BQX
153000
NA/22+
原厂原装，假一罚万
74VCX86BQX
56200
-/21+
一级代理/放心采购
74VCX86BQX
8000
21+/2024+
原装现货，支持BOM配单
74VCX86BQX
98963
SMD/20+
优势库存，特价出售 一站式配单服务
74VCX86BQX
15600
DQFN/2026+
原装优势有货
74VCX86
Low Voltage Quad 2-Input Exclusive-O...
FAIRCHILD
74VCX86PDF下载
74VCX86
Low Voltage Quad 2-Input Exclusive-O...
FAIRCHILD [Fairchild Semiconductor]
74VCX86PDF下载
74VCX86M
Low Voltage Quad 2-Input Exclusive-O...
FAIRCHILD
74VCX86MPDF下载
74VCX86M
Low Voltage Quad 2-Input Exclusive-O...
FAIRCHILD [Fairchild Semiconductor]
74VCX86MPDF下载
74VCX86MX
Quad 2-input Exclusive OR (XOR) Gate
ETC
74VCX86MXPDF下载
74VCX86MX
Quad 2-input Exclusive OR (XOR) Gate
74VCX86MXPDF下载
74VCX86BQX
Low Voltage Quad 2-Input Exclusive-O...
FAIRCHILD
74VCX86BQXPDF下载
74VCX86BQX
XOR (Exclusive OR) IC 4 Channel 14-...
74VCX86BQXPDF下载
74VCX86BQX
Low Voltage Quad 2-Input Exclusive-O...
FAIRCHILD [Fairchild Semiconductor]
74VCX86BQXPDF下载
74VCX86MTC
Low Voltage Quad 2-Input Exclusive-O...
FAIRCHILD
74VCX86MTCPDF下载
道，对于采集时钟信号来说，b通道的数据要比a通道的数据晚一个周期，而对于输出的dco时钟来说，b通道的数据要比a通道晚半个周期。由于数据是交叉式输出的，其顺序不会改变，因此，对于双通道数字采样的同步问题，可以由后端不同通道的fifo缓存来实现数据的排序。 本系统中的两个ad9481分4个通道输出数据，为了配合cpld控制fifo来实现输出数据的同步，输出的8bit数据应先经过锁存器 74lvt574，然后进入各自通道的fifo来实现存储，ad9481的输出时钟dco可经过异或门74vcx86加到各自通道的fifo上，其连接结构如图3所示。 对于每一路采样系统，将dco-和cpld输出的锁存有效信号相异或，便可得到输出a通道锁存74lvt574的输入时钟，而将dco+和cpld 输出的锁存有效信号相异或，就可以得到输出b通道锁存74lvt574的输入时钟，将dco-和cpld输出的fifo有效信号相异或，即可得到输出a通道fifo的写入时钟，dco+和cpld输出的fifo有效信号相异或，就会得到输出b通道fifo的写入时钟，采用这样的设计，只需更改cpld输出的有
对于采集时钟信号来说，b通道的数据要比a通道的数据晚一个周期，而对于输出的dco时钟来说，b通道的数据要比a通道晚半个周期。由于数据是交叉式输出的，其顺序不会改变，因此，对于双通道数字采样的同步问题，可以由后端不同通道的fifo缓存来实现数据的排序。 本系统中的两个ad9481分4个通道输出数据，为了配合cpld控制fifo来实现输出数据的同步，输出的8bit数据应先经过锁存器 74lvt574，然后进入各自通道的fifo来实现存储，ad9481的输出时钟dco可经过异或门74vcx86加到各自通道的fifo上，其连接结构如图3所示。 对于每一路采样系统，将dco-和cpld输出的锁存有效信号相异或，便可得到输出a通道锁存74lvt574的输入时钟，而将dco+和 cpld输出的锁存有效信号相异或，就可以得到输出b通道锁存74lvt574的输入时钟，将dco-和cpld输出的fifo有效信号相异或，即可得到输出a通道fifo的写入时钟，dco+和cpld输出的fifo有效信号相异或，就会得到输出b通道fifo的写入时钟，采用这样的设计，只需更改 cpld输
联系人：
联系方式：
