ad976aars供应商_ad976aars中文资料_ad976aarsPDF下载地址价格行情【维库电子市场网】

基于PCI总线数字信号处理机的硬件设计
c简单，且不再需要完整的模数转换器作为核心。ad976ars具有以下特点： *它是16位的高精度a/d，可以做到16位不失码。 *带有高速并行接口。 *转换速度为200ksps。 *可选内部或外部的2.5v参考电源。 *带有片上时钟。可直接接运放ad8033输出，其中ad8033是低功耗、高精度的运放，这里接成跟随器模式。转换时钟由cpld给出(r/c)信号，cpld转接dsp1的tmr0e，并倒相后形成r/c信号，这样，数据采集的周期由dsp的定时器控制，可以实现周期可调的。又将ad976aars的busy信号引入到cpld，用于锁存a/d转换数据。运放与a/d的电路结构如图2：系统采用1片cpld（emp3256）作a/d转换输入数据锁存、产生dsp所需的复位信号等。同时，cpld还要完成pci桥的一些控制信号的生成、转接。实际上也就是作为pci局部总线的仲裁器，它对pci接口芯片和dsp提出的占用局部总线的请求进行仲裁，协调它们之间的逻辑关系，使局部总线上的操作顺利进行。系统还采用了两片16k×16位的双口ram idt70

基于PCI总线数字信号处理机的硬件设计
近型adc简单，且不再需要完整的模数转换器作为核心。ad976ars具有以下特点： *它是16位的高精度a/d，可以做到16位不失码。 *带有高速并行接口。 *转换速度为200ksps。 *可选内部或外部的2.5v参考电源。 *带有片上时钟。可直接接运放ad8033输出，其中ad8033是低功耗、高精度的运放，这里接成跟随器模式。转换时钟由cpld给出(r/c)信号，cpld转接dsp1的tmr0e，并倒相后形成r/c信号，这样，数据采集的周期由dsp的定时器控制，可以实现周期可调的。又将ad976aars的busy信号引入到cpld，用于锁存a/d转换数据。运放与a/d的电路结构如图2：系统采用1片cpld（emp3256）作a/d转换输入数据锁存、产生dsp所需的复位信号等。同时，cpld还要完成pci桥的一些控制信号的生成、转接。实际上也就是作为pci局部总线的仲裁器，它对pci接口芯片和dsp提出的占用局部总线的请求进行仲裁，协调它们之间的逻辑关系，使局部总线上的操作顺利进行。系统还采用了两片16k×16位的双口ram idt70v261来构成dsp信号处理机与pci的接口，其中ram

维库电子市场网-十六年专注打造电子元器件采购网