维库电子市场网-十六年专注打造电子元器件采购网

采用CPLD实现ADS8323与高速FIFO的接口电路

sps的采样率时，其功耗也只有85mw； （3）并行接口设计：它可以一次性将16位采样结果输出，也可8位分两次输出。 ads8323需要外接时钟信号，时钟频率范围从25khz（1.25ksps）到10mhz（500ksps），其内部的所有动作均与时钟信号同步。工作过程如下：将/convst置成低，即可启动转换；在转换过程中，busy始终为高；当转换结果被锁存在输出寄存器之后，busy变低，此时便可通过将/rd和/cs信号置低读取转换结果。其时序如图1所示。 2．2 高速fifo——cy7c4231 fifo是英文first in first out 的缩写，是一种先进先出的数据缓存器，他与普通存储器的区别是没有外部读写地址线，这样使用起来非常简单，但缺点就是只能顺序写入数据，顺序的读出数据，其数据地址由内部读写指针自动加1完成，不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。 fifo芯片是一种具有存储功能的逻辑芯片，它具有两个特点：数据进出有序，输出输入口独立。其内部的读指针和写指针按照先进先出的原则实现数据的存入和读取。 cy7c4231是cypress公司