GTLP
Increase the speed of parallel backp...
GTLPPDF下载
GTLP2034
8-BIT LVTTL-TO-GTLP ADJUSTABLE-EDGE-...
TI [Texas Instruments]
GTLP2034PDF下载
GTLP16612
CMOS 18-Bit TTL/GTLP Universal Bus T...
FAIRCHILD
GTLP16612PDF下载
GTLP16612
CMOS 18-Bit TTL/GTLP Universa...
FAIRCHILD [Fairchild Semiconductor]
GTLP16612PDF下载
GTLP16616
17-Bit TTL/GTLP Bus Transceiver with...
FAIRCHILD
GTLP16616PDF下载
GTLP16616
17-Bit TTL/GTLP Bus Transceiv...
FAIRCHILD [Fairchild Semiconductor]
GTLP16616PDF下载
GTLP16617
17-Bit TTL/GTLP Synchronous Bus Tran...
FAIRCHILD
GTLP16617PDF下载
GTLP16617
17-Bit TTL/GTLP Synchronous B...
FAIRCHILD [Fairchild Semiconductor]
GTLP16617PDF下载
GTLP1B151
1-Bit LVTTL/GTLP Transceiver with Se...
FAIRCHILD
GTLP1B151PDF下载
GTLP1B151
1-Bit LVTTL/GTLP Transceiver ...
FAIRCHILD [Fairchild Semiconductor]
GTLP1B151PDF下载
不断增加，最新的virtex ii器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(dcm)。 与全局时钟资源相关的原语常用的与全局时钟资源相关的xilinx器件原语包括：ibufg、ibufgds、bufg、bufgp、bufgce、bufgmux、bufgdll和dcm等，如图1所示。 1. ibufg即输入全局缓冲，是与专用全局时钟输入管脚相连接的首级全局缓冲。所有从全局时钟管脚输入的信号必须经过ibuf元，否则在布局布线时会报错。ibufg支持agp、ctt、gtl、gtlp、hstl、lvcmos、lvdci、lvds、lvpecl、lvttl、pci、pcix和sstl等多种格式的io标准。 2. ibufgds是ibufg的差分形式，当信号从一对差分全局时钟管脚输入时，必须使用ibufgds作为全局时钟输入缓冲。ibufg支持blvds、ldt、lvdsext、lvds、lvpecl和ulvds等多种格式的io标准。 3. bufg是全局缓冲，它的输入是ibufg的输出，bufg的输出到达fpga内部的iob、clb、选择性块ram的时钟延迟和抖动最小
)的数目不断增加，最新的virtex ii器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(dcm)。 与全局时钟资源相关的原语常用的与全局时钟资源相关的xilinx器件原语包括：ibufg、ibufgds、bufg、bufgp、bufgce、bufgmux、bufgdll和dcm等。 1. ibufg即输入全局缓冲，是与专用全局时钟输入管脚相连接的首级全局缓冲。所有从全局时钟管脚输入的信号必须经过ibuf元，否则在布局布线时会报错。ibufg支持agp、ctt、gtl、gtlp、hstl、lvcmos、lvdci、lvds、lvpecl、lvttl、pci、pcix和sstl等多种格式的io标准。 2. ibufgds是ibufg的差分形式，当信号从一对差分全局时钟管脚输入时，必须使用ibufgds作为全局时钟输入缓冲。ibufg支持blvds、ldt、lvdsext、lvds、lvpecl和ulvds等多种格式的io标准。 3. bufg是全局缓冲，它的输入是ibufg的输出，bufg的输出到达fpga内部的iob、clb、选择性块ram的时钟延迟和抖动
设计中可保证接口引脚之间信号的一致性。 (3) 减小了pcb上的电阻数，大大降低了系统成本，如图1所示。 图1 xcite技术降低了系统设计成本 (4)更好的emi特性。 在xilinx的设计工具中可以使能或关闭内部的阻抗匹配网络(dci)。尽管dci技术可有效地改善信号完整性和降低pcb的设计成本，但采用了内部等效电阻后会造成器件功耗的提高，请设计者注意。xilinx的dci技术可支持lvds、lvdsext、lvcmos、lvttl、sstl、hstl、 gtl和gtlp。 为了减少地弹因素对系统的影响，xilinx在其高端的器件(virtex-4和virtex-5)中运用如下技术，从而有效地改善信号完整性。 1.引入了片内旁路电容，这些电容除了消除交调信号(crosstalk)对内部逻辑的影响之外，还可以保持电源电压的稳定。片内电容的使用可以进一步减小了引线电感，分布电感几乎为零。简化了板级设计和布线的难度，降低了设计成本。 2.优化的电源和地线网络，如图2所示为virtex-5器件的某种封装的地线分布结构，环路的电感是与环路电流所流过的区域
发器74x74、施密特触发器等。 7)锁存器 锁存器主要有d型锁存器74x373、寻址锁存器74x259等。 8)缓冲驱动器 缓冲驱动器主要有带反向的缓冲驱动器74x240和不带反向的缓冲驱动器74x244等。 9)收发器 收发器主要有寄存器收发器74x543、通用收发器74x245、总线收发器等。 10)总线开关 总线开关主要包括总线交换和通用总线器件等。 11)背板驱动器 背板驱动器主要包括ttl或lvttl电平与gtl/gtl+（gtlp）或btl之间的电平转换器件。 欢迎转载,信息来自维库电子市场网（www.dzsc.com） 来源:ks99
逻辑电平简介逻辑电平有：ttl、cmos、lvttl、lvcmos、ecl、pecl、lvds、gtl、btl、etl、gtlp；rs232、rs422、rs485等。 图1－1：常用逻辑系列器件 ttl：transistor-transistor logic cmos：complementary metal oxide semicondutor lvttl：low voltage ttl lvcmos：low voltage cmos ecl：emitter coupled logic， pecl：pseudo/positive emitter coupled logic lvds：low voltage differential signaling gtl：gunning transceiver logic btl： backplane transceiver logic etl： enhanced transceiver logic gtlp：gunning transceiver logic plus ti的逻辑器件系列有：74、74hc、74ac、74lvc、74lvt等 s - s
lv – low-voltage crossbar technologycbtlv：低电压crossbar技术cd4000 –cmos b-series integrated circuitscd4000：cmos b系列集成电路f –f logic f：f逻辑fb –backplane transceiver logic/futurebus+fb：fct –fast cmos ttl logicfct：快速cmos ttl逻辑gtl –gunning transceiver logicgtl：gtlp –gunning transceiver logic plusgtlp：hc/hct –high-speed cmos logichc/hct：高速cmos逻辑hstl –high-speed transceiver logichstl：高速传输逻辑ls –low-power schottky logicls：低功耗肖特基逻辑lv – low-voltage cmos technologylv：低电压cmos技术lvc – low-voltage cmos technologylvc：低电压c
lv – low-voltage crossbar technologycbtlv：低电压crossbar技术cd4000 –cmos b-series integrated circuitscd4000：cmos b系列集成电路f –f logic f：f逻辑fb –backplane transceiver logic/futurebus+fb：fct –fast cmos ttl logicfct：快速cmos ttl逻辑gtl –gunning transceiver logicgtl：gtlp –gunning transceiver logic plusgtlp：hc/hct –high-speed cmos logichc/hct：高速cmos逻辑hstl –high-speed transceiver logichstl：高速传输逻辑ls –low-power schottky logicls：低功耗肖特基逻辑lv – low-voltage cmos technologylv：低电压cmos技术lvc – low-voltage cmos technologylvc：低电压c
联系人：
联系方式：
