MAX9000ESA
-
07+/08+/50
-
MAX9000
2000
-/2035+
原厂原装现货库存支持单天发货
MAX9000
5240
-/21+
中研正芯,只做原装
MAX9000
8700
-/2023+
原装现货
MAX9000
60701
-/24+
深圳原装现货,可看货可提供拍照
MAX9000
5000
-/22+
原厂渠道可追溯,精益求精只做原装
MAX9000
50873
-/23+
原装认证有意请来电或QQ洽谈
MAX9000
10000
-/22+
原厂原装现货
MAX9000
8391
-/22+
特价现货,提供BOM配单服务
MAX9000
15800
-/-
旋尔只做进口原装,假一赔十...
MAX9000
23412
-/23+
提供一站式配单服务
MAX9000
20000
100HTQFP/2023+
17%原装.深圳送货
MAX9000
3000
N/A/N/A
原装正品热卖,价格优势
MAX9000
31300
-/24+
只做原装,提供一站式配单服务
MAX9000
5000
A/N/22+
一站式配单,只做原装
MAX9000
8700
-/2021+
原装现货
MAX9000
8000
SOT/6/2023+
原装现货,支持BOM配单
MAX9000
5000
-/23+
优势产品大量库存原装现货
MAX9000
8000
SOT/6/2024+
原装现货,支持BOM配单
MAX9000
47001
-/24+
房间现货,诚信经营,提供BOM配单服务
摘要:本应用笔记介绍如何用max9000配合几个无源器件实现单电源供电的三角波发生器。实现这一电路所需的有源器件包括:一个运放、一个比较器和一个电压基准,max9000刚好集成了这三个器件。 引言 三角波较好的线性指标使得三角波发生器在许多“扫描”电路和测试设备中非常有用。例如,开关电源和感应马达控制电路就需要用三角波发生器实现脉宽调制(pwm)。本文介绍如何使用单片max9000 ic,配合几个无源器件实现简单的三角波发生器。max9000集成了一路高速运放、一路高速比较器和一个精密带隙基准。 电路说明 图1. 三角波发生器基本电路 图2. 用max9000实现三角波发生器 图1所示为三角波发生器的基本电路?,包括两部分功能:积分器用于产生三角波输出;带有外部滞回的比较器(施密特触发器)用于控制三角波幅度。 运放被配置成产生三角波的积分器,其基本原理为对恒压积分产生一个线性斜坡电压,积分器输出通过施密特触发器反馈到其反相输入端。施密特触发器的输入阈值电压根据三角波峰值电压设定。 但图1所示电路有一个缺点,三角波峰值电压必须与比较器反相输入端
,栅极的输入对宽与门无贡献。这样,p-term所实现的逻辑功能可由式(1)给出: (a) 基于eeprom的可编程宽与门结构 (b) max7000中的pia可编程结构 图1 电路结构图 式(1)中,c1~cn对应图1(a)中的n个eeprom晶体管编程后所处的状态。当第i(i=1~n)个位置的eeprom晶体管开时,ci为0,反之,ci为1。当前,主流的cpld全部采用这种结构,比如altera公司的max7000系列和max9000系列、xilinx公司的xc9500系列以及lattice公司的isplsi系列等。 可编程互连线是cpld中另一个核心可编程结构。该结构是包含大量可编程开关的互连网络,提供芯片的i/o引脚和宏单元的输入输出之间的灵活互连。具有固定的延时是cpld中可编程互连线的最显著特点。不同于fpga的分段式可编程互连方式,cpld结构采用全局式的可编程互连网络来集中分配互连线资源,这样可以使连线路径的起点到终点延时固定。而fpga中连线路径的起点到终点之间经过的分段连线数目不固定,因此延时也是不
,栅极的输入对宽与门无贡献。这样,p-term所实现的逻辑功能可由式(1)给出: (a) 基于eeprom的可编程宽与门结构 (b) max7000中的pia可编程结构 图1 电路结构图 式(1)中,c1~cn对应图1(a)中的n个eeprom晶体管编程后所处的状态。当第i(i=1~n)个位置的eeprom晶体管开时,ci为0,反之,ci为1。当前,主流的cpld全部采用这种结构,比如altera公司的max7000系列和max9000系列、xilinx公司的xc9500系列以及lattice公司的isplsi系列等。 可编程互连线是cpld中另一个核心可编程结构。该结构是包含大量可编程开关的互连网络,提供芯片的i/o引脚和宏单元的输入输出之间的灵活互连。具有固定的延时是cpld中可编程互连线的最显著特点。不同于fpga的分段式可编程互连方式,cpld结构采用全局式的可编程互连网络来集中分配互连线资源,这样可以使连线路径的起点到终点延时固定。而fpga中连线路径的起点到终点之间经过的分段连线数目不固定,因此延时也是不固
时间离散的可能性,尽可能选择粗粒度的芯片,引起基本逻辑功能块大,串联门被配置在同一宏单元的可能性较大;3、尽可能选择连续互联型芯片,因其布线延时是相对固定和可预测的,可有效减小布线带来的误差。如上所述,串联门的数量要在计数器和编码器工作速度间做出平衡,按照xilinx的指标,一个16位的计数器最小时间为4.3ns,也就是可以达到232.558mhz的计数频率,在低于此工作频率的条件下,决定延时门的数量一般是可靠的。 通过对max系列大部分芯片做rgds系统两个循环周期的仿真,除了max5000和max9000延时较长未做测试外,其外各种芯片的单门延时时间在3.4-5.1ns。本设计的rgds采用了8个门组成的延时单元,在max7000芯片上实现分辨率为3.5ns的tdc系统,该系统中计数单元稳定工作在34.72mhz,计数时间为28.8ns。 3.3 设计电路优化 这是本设计不可缺少的环节,如采用max+plusii软件时,优化前rgds单元中编码器误码率高,不能正常工作,而经优化后,可以输出稳定准确的数据,可见在移植本方法时设计优化所起的作用,仍以max+plusii为例说明优化的一般过程,对软件
能够产生三角波的波形发生器在许多“扫描”电路和测试设备中非常有用。例如,开关电源和感应马达控制电路就需要用三角波发生器实现脉冲占空比调制(PWM)。本文介绍如何使用单片MAX9000,配合几个无源器件实现简单的三...
在节省空间的μMAX封装上的运算放大器+比较器+参考集成电路;+2.5~+5.5V单电源电压范围;单位增益稳定(GBW=1.25MHz)和补偿(AV≥10V/V、GBW=8MHz);运算放大器/比较器输出摆幅轨至轨;运算放大器和比较器的接地检测输入;电容负载高达250pF的运算放大器稳定;内部±2mV比较滞后;185ns快速传播延时比较器;无反相过激励输入(运算放大器和比较器);内部1.230V精度参考:±1%的初始精确度;低8×10-6/℃温度漂移;稳定电容负载高达100nF