带有此标记的料号:
1. 表示供应商具有较高市场知名度,口碑良好,缴纳了2万保证金,经维库认证中心严格审查。
2. 供应商承诺此料号是“现货” ,如果无货或数量严重不足(实际数量不到显示数量一半),投诉成立奖励您500元。
2500
UMAX8/14+
全新原装现货热卖
MAX9320EUA+T
2500
UMAX8/14+
全新原装现货热卖
MAX9320ESA
3185
-/-
-
MAX9320AEKA
8913
SOT238/23+
柒号芯城,离原厂的距离只有0.07公分
MAX9320AEKA
8300
SOT238/21+
原装正品假一赔十
MAX9320AEKA
9000
SOT238/23+
-
MAX9320AEKA
7500
SOT238/0213+
-
MAX9320AEKA
154836
SOT238/2025+
终端可以免费供样,支持BOM配单
MAX9320AEKA
16500
-/24+25+
全新原厂原装现货受权代理可送样可提供技术支持
MAX9320AEKA
50000
SOT238/22+
奥利腾只做原装正品,实单价优可谈
MAX9320AEKA
7999
/23+
原装现货,当天可交货,原型号开票
MAX9320AEKA
6000
SOT238/23+
终端可以免费供样,支持BOM配单
MAX9320AEKA
52701
SOT238/22+
只做原装,专注海外现货订购20年
MAX9320AEKA
5000
SOT238/22+
原装现货,配单助手
MAX9320AEKA
68900
SOT238/-
一手渠道 假一罚十 原包装常备现货林R Q2280193667
MAX9320AEKA
540030
PLCC84/22+
可查官网https//www.icscjh.com/
MAX9320AEKA
62000
NEW/NEW
一级代理保证
MAX9320AEKA
168000
SOT238/23+
全新原装现货/实单价格支持/优势渠道
MAX9320AEKA
22050
/23+
原厂/代理/含税/送样/终端技术支持
MAX9320AEKA-T
62504
NA/22+
18万条库存,一站式配齐
MAX9320
1:2 Differential LVPECL/ LVECL/HSTL ...
Maxim
MAX9320PDF下载
MAX9320A
1:2 Differential LVPECL/ LVECL/HSTL ...
Maxim
MAX9320APDF下载
MAX9320B
1:2 Differential PECL/ECL/LVPECL/ LV...
Maxim
MAX9320BPDF下载
MAX9320ESA
1:2 Differential LVPECL/LVECL/HSTL C...
MAXIM
MAX9320ESAPDF下载
MAX9320ESA
1:2 Differential LVPECL/LVECL/HSTL C...
MAXIM [Maxim Integrated Products]
MAX9320ESAPDF下载
MAX9320EUA
1:2 Differential LVPECL/LVECL/HSTL C...
MAXIM
MAX9320EUAPDF下载
MAX9320EUA
1:2 Differential LVPECL/LVECL/HSTL C...
MAXIM [Maxim Integrated Products]
MAX9320EUAPDF下载
MAX9320AEKA
1:2 Differential LVPECL/LVECL/HSTL C...
MAXIM
MAX9320AEKAPDF下载
MAX9320AEKA
1:2 Differential LVPECL/LVECL/HSTL C...
MAXIM [Maxim Integrated Products]
MAX9320AEKAPDF下载
MAX9320BESA
Maxim Integrated Products [1:2 Diff...
MAXIM
MAX9320BESAPDF下载
一步整形。在评估板上,为了提高上升和下降速度,我们采用一个中心抽头的变压器提升输入时钟幅度,然后再用二极管将摆幅限制在1.4vp-p。对于单端时钟,边沿应尽量陡,并且满足数据资料规定的最高和最低电压要求,即逻辑高电平为0.8vdd (最小),逻辑低电平为0.2vdd (最大)。时钟共模电压(1/2vdd)由内部提供。推荐的接口电路/驱动器逻辑:任何逻辑系列,包括cmos、lvpecl和lvds,都可用于驱动时钟输入。对于要求特别高的高频输入信号应用,建议采用非常高速的lvpecl时钟分配电路,如max9320 pecl缓冲器。 (引脚23-26, 61-63, vdd):最好将0.1µf的旁路电容放在器件引脚旁。 (引脚27, 43, 60, ovdd):最好将0.1µf的旁路电容放在器件引脚旁。 数据线b (引脚28-41)和数据线a(引脚44-58):对于数据输出引脚,应尽量缩短从adc到缓冲器或负载ic的走线长度。串联电阻尽可能靠近adc放置,为确保最佳性能,应考虑>10pf的总负载电容。缓冲器或负载ic有一个背向max12557 ep地的实地,对于实