信号会先后进入两片512×18 bit(最高2 bit未使用)同步fifo sn74v215进行缓存，再经控制逻辑将fifo输出的两个16位数据合并为32位数据，dsp通过edma从数据总线ed0～ed31一次读取。fif0由dsp mcbsp1接口输出使能信号fen，而复位信号rs则结合cpld产生的读写使能nwen、nren等信号进行控制。 ◇系统工作原理 dsp配置mcbsp1接口的4个管脚clkr1、clkx1、fsr1、fsx1均为通用i＼o信号，可分别用来模拟i2c总线以完成对sa7114h的配置，同时完成对fifo的控制。数字视频数据的传输是通过edma完成的。此视频系统包括视频同步采集和差错控制两个过程，其采集过程如下： 1)系统复位后，mcbsp1接口fen和rs均保持低电平，即fifo处于复位态，不允许写入。 2)采集开始时，dsp将rs置1，fifo脱离复位态，然后置fen为1，并通过cpld从saa7114h输出的视频帧同步信号fid来锁存fen，同时开始视频采集。 3)fifo采集1行视频数据后，控制逻辑将产生信号ext_int4以通知dsp，dsp通过edma
联系人：
联系方式：
