错误检测与纠正电路的设计与实现

...dpj.com.cn）。利用这个EDAC模块再辅以简单的外围电路就可以实现较强的EDAC功能，可以把这一部分整个电路都集成到FPGA中。3 仿真结果仿真环境：MAX+plus II 10.0。仿真模拟器件：FLEX 10K系列，EPF10K10LC84-3。信号功能说明见表 3。（1）写周期的仿真图 2所示仿真图中，275~500 ns仿真了一个写周期，数据输入是AA55，而校验位输出是00，通过验证是符合上面的设计逻辑的。（2）读周期的...
错误检测与纠正电路的设计方案

...高阻封住。利用这个EDAC模块再辅以简单的外围电路就可以实现较强的EDAC功能，可以把这一部分整个电路都集成到FPGA中。 3 仿真结果仿真环境：MAX+plus II 10.0。仿真模拟器件：FLEX 10K系列，EPF10K10LC84-3。信号功能说明见表3。表3 仿真信号说明（1）写周期的仿真图2所示仿真图中，275~500 ns仿真了一个写周期，数据输入是AA55，而校验位输出是00，通过验证是符合上面的设计逻辑...
AT24系列存储器数据串并转换接口的IP核设计

...设计的VHDL程序进行调试和波形仿真。  在调试中，MAX+plus Ⅱ生成所需要的I2C接口模块，如图7所示，表示了整个接口的外部结构。   其中各个管脚的意义如下：  在仿真中，选择EPF10K10LC84-3 作为下载芯片来实现模拟仿真。当向存储器写数据时，串行时钟线和数据线得到图8所示的仿真波形。  当从芯片中读数据时，串行数据线和时钟线上得到的仿真波形如图9。 4结论  ...
IIC总线通讯接口器件的CPLD实现

摘要：介绍了采用ALTERA公司的可编程器件EPF10K10LC84-3实现IIC总线的通讯接口的基本原理，并给出了部分的VHDL语言描述。该通讯接口与专用的接口芯片相比，具有使用灵活、系统配置方便的特点。关键词：IIC总线 CPLD VHDL ISP IIC总线是PHILIPS公司开发的一种简单、双向、二线制、同步串行总线。它只需两根线（串行时钟线和串行数据线）即可在连接于总线上的器件之间传送信息。该总线是高...

EPF10K10LC84-3 相关搜索

EPF10K10LC84-4[技术参数]产品培训模块：Three Reasons to Use FPGA's in Industrial Designs 标准包装：45 类别：集成电路 (IC) 家庭：嵌入式 - FPGA（现场可编程门阵列）
[相关信息]...正朝着速度快、容量大、体积小、重量轻的方向发展。推动该潮流发展的引擎，就是日趋进步和完善的CPLD(Complex Programmable Logic Device)设计技术。而电子设计自动化，是近几年迅速发展起来的将计算机软件、硬件、微电子技术交叉运用的现代电子设计...EPF10K10LC844 EPF10K10LC84-4N EPF10K10LI84-3 EPF10K10LI84-4 EPF10K10LI84-4N EPF10K10Q1208-4 EPF10K10Q208-4 EPF10K10QC208 EPF10K10QC208-1 EPF10K10QC208-2 EPF10K10QC2083 EPF10K10QC208-3 EPF10K10QC208-3/4 EPF10K10QC2083N EPF10K10QC208-3N EPF10K10QC2084 EPF10K10QC208-4 EPF10K10QC208-4/N

视频广告

EPF10K10LC84-3推荐型号

>> 更多EPF10K10LC84-3相关热门型号

维库电子市场网-十六年专注打造电子元器件采购网

EPF10K10LC84-3

建议反馈

我要上传PDF