34.368MHZ
99999
DIP/-
正方形，长方形4脚封装
34.368MHZ
982000
NEW/NEW
一级代理正品保证
34.368MHZ
9200
SMD/23+
只做原装更多数量在途订单
34.368MHZ
982000
NEW/NEW
一级代理正品保证
34.368MHZ
646
NA/07+
全新原装有优势诚信经营鑫盛金
34.368MHZ
85200
5070/22+
原厂原装现货
34.368MHZ
646
NA/07+
全新原装有优势诚信经营鑫盛金
34.368MHZ
85200
5070/22+
原厂原装现货
34.368MHZ
36000
nbsp/17+
原装进口现货，假一罚十。
34.368MHZ
9000
OSCH/2022+
进口原装现货假一赔十，需要更多数量请咨询
34.368MHZ
489
-/-
-
34.368MHZ
92700
SMD/23+
原装现货，支持BOM配单服务
成4个e2流，分别工作在8.0448mhz；4个e2流最后组合成一个e3流，以34.368mbps的速率串行发送出去。在接收端执行相反的操作：解复用器从e3流提取4个e2数据流，然后从e2流提取16个e1流，最终将e1流发送到接收端的线路接口芯片。 图四 这些e1线路接口在发送和接收时都独立工作，因此2.048mhz的时钟速率可以有+/- 20ppm的偏差。同样，因为大多数系统同时发送和接收数据，分立的多路复用器和多路解复用器将提供2个独立的e3流(发送和接收)。因此，两个34.368mhz的时钟可以存在细微的差异。 由于e2流是在芯片上产生的，这些e2多路复用器可以共享同一个8.448mhz时钟。然而，由于接收的数据速率与我们所设计的板无关(且不能假定所有e2多路复用器使用相同时钟)，所以e2解复用器时钟必须能工作在略为不同的速率下。 此外，假定设计中需要一个由工作频率为1mhz的处理器控制的独立spi(串行外围接口)总线接口，该接口用于状态和控制。这样一来，设计中总共用了32个2.048mhz时钟，5个8.448mhz时钟，2个34.368mhz
1 = 使能后备主时钟模式 使用ds316x、ds317x和ds318x内的clad ds316x、ds317x和ds318x内的clad用于从clka引脚输入的单一参考时钟产生多种内部时钟频率(ds3、e3或者sts-1)。输入clka的时钟频率必须是以下几种之一： ds3 (44.736mhz) e3 (34.368mhz) sts-1 (51.84mhz) 如果提供了上述几种时钟中的一种，就可以生成另外两种。如果需要，这些内部时钟可以驱动输出引脚clkb和clkc，供外部使用。 配置ds316x、ds317x和ds318x的clad 如果使用ds317x或者ds318x的liu，clad可以向ds317x或者ds318x的接收liu提供时钟。ds316x、ds317x或者ds318x的cl
联系人：
联系方式：
