产品
免费领样
上传PDF 一键发布采购 上传BOM
当前位置：维库电子市场网>IC>clc001 更新时间:2024-04-24 11:09:07

clc001供应商优质现货

更多>
  • 供应商
  • 产品型号
  • 服务标识
  • 数量
  • 厂商
  • 封装/批号
  • 说明
  • 询价

clc001PDF下载地址(大小:155.532KB)

clc001价格行情

更多>

历史最低报价：￥9.0000 历史最高报价：￥18.5000 历史平均报价：￥13.9666

clc001中文资料

  • 基于FPGA 的低成本长距离高速传输系统的设计与实现

    传输速率较高，无法直接采用传送位时钟信号和帧同步脉冲来保证系统同步。本系统采取接收端从接收数据中恢复时钟信号的方法简化系统设计方案。 系统整体设计框图如图1 所示，整个系统的核心模块包括了8b/10b 编码、cdr（时钟恢复）、并-串/串-并转换模块、lvds 接口电路、电缆驱动器（cable driver）和电缆均衡器（cable equalizer）等。数据在发送端的fpga 内经过8b/10b 编码，并-串转换经lvds 模式的i/o 端口转化为lvds 信号，然后经过线路驱动器芯片clc001 预加重后，通过utp-5 双绞线传出数据。接收端收到的信号经过均衡器芯片lmh0074sq 均衡后进入fpga，在接收端fpga 内，数据先经过cdr 模块提取时钟信号，然后字对齐后经过串-并转换产生并行数据流，最后经过8b/10b 解码模块得到传输数据。 整个系统除电缆驱动器和电缆均衡器采用专用芯片外其它功能均在fpga内部实现，从而极大的减小了系统的复杂度和pcb 板的面积。 图1 系统整体框图 2.fpga 关键模块设计 fpga 作为系统的核心芯片，根据系统整体

  • 一种低成本长距离高速传输系统的设计与实现

    积所需的物理空间。lvds解决方案为设计人员解决高速i/o接口问题提供了新选择。lvds为当今和未来的高带宽数据传输应用提供毫瓦每千兆位的方案。 系统整体设计框图如图1所示，系统的核心模块包括了8 b/10 b编码、cdr（时钟恢复）、并-串/串-并转换模块、lvds接口电路、电缆驱动器（cable driver）和电缆均衡器（cable equalizer）等。数据在发送端的fpga内经过8 b/10 b编码，并-串转换经lvds模式的i/o端口转化为lvds信号，然后经过线路驱动器芯片clc001预加重后，通过utp-5双绞线传出数据。接收端收到的信号经过均衡器芯片lmh0074sq均衡后进入fpga，在接收端fpga内，数据先经过cdr模块提取时钟信号，然后字对齐后经过串-并转换产生并行数据流，最后经过8 b/10 b解码模块得到传输数据。 2 fpga关键模块设计 2.1 信道编解码模块 fpga（field－programmable gate array），即现场可编程门阵列，它是在pal、gal、cpld等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（as

  • 基于FPGA和LVDS技术的光缆传输技术

    器放置。lvds接收器可以承受1 v的驱动器与接收器间对接地的电压差。由于lvds驱动器典型的偏置电压为1．2 v，所以其电压差驱动器典型的偏置电压以及轻度耦合噪声之和范围为0．2～2．2 v。建议接收器的输入电压范围为0～2．4 v。 3 总体设计方案 系统设计要求传输速度应在1~16 mb／s自动适应，传输距离不小于300 m，且必须与其他系统电磁隔离，避免电磁干扰。因此，该系统设计采用集成的lvds接口器件ds92lvl021，其数据传输速度是1*0 mb／s，10位数据位。而clc001，clc012为专用长线电缆驱动器，与光模块相结合可将传输距离扩展2 km，且外部电路简单，功耗低。fpga选用spartan一2系列器件，其最高工作速度为200 mhz，逻辑宏单元丰富，满足系统设计要求。因此，该系统设计选用lvds接口器件实现lvds长线传输，而记录器、测试台和lvds器件接口的时序匹配则选用fpga实现。 图1为系统设计的框图，测试台发送的state、ctll、ctl2等状态及控制信号传送至记录器，并将记录器发送的数据及同步时钟传送至地面测试台。其中，记录器、lvds

  • 基于PCI Express总线的高速数据传输卡设计与实现

    到静态存储器中的数据的正确性，上位机可以通过pci express接口将地面控制台ram中的数据写到fifo2存储器当中，读取其中的数据并进而对该数据进行判读以验证信号源数据的正确性。 2 硬件设计 2.1 差分传输 低压差分传送技术是基于低压差分信号lvds的传送技术，其主要特点是抗干扰能力强、传输速率高、低功耗、噪声性能好。 传输卡接收lvds数据时，考虑到在远距离的数据传输过程中会遇到一系列的干扰而导致信号的衰减，在接收端设计了clc014驱动芯片，发送端设计了clc001驱动芯片，其作用是把传输来的信号增强。clc001与clc014是配芯片,在设计中要一起使用才能够起到对长距离传输时信号衰减的恢复。串并/并串转换电路中采用lvds ds92lv1801芯片，它是一款18位的串并/并串转换芯片，实现16位数据传输。 2.2 pci express接口设计 pci express总线接口的设计方法大体有两种:使用可实现pci express物理接口的可编程逻辑器件fpga或使用专用接口芯片。前者的优点是其灵活的可编程性,缺点是开发难度比较大,开发周期

  • 自适应均衡器在LVDS息线长距离传输中的应用

    路，电缆的长度便可最多到数百米。采用lvds接口芯片的系统如果必须进行长距离的数据传送，便应采用专为驱动较长电缆而设的芯片，并将之搭配lvds芯片一起使用，以便互相支持。图2所示的通信通道采用10位的lvds串行/解串器，以及串行数字接口电缆驱动器/均衡器芯片组，驱动经同轴电缆传送的信号。 这条传输通道采用美国国家半导体10位的串行/解串器(可以有很多选择，国家半导体推出了10位/16位/18位的serdes，maxim也推出了自己的这类产品)以及串行数字接口电缆驱动器/均衡器芯片组(比如clc001和clc012，现在国家半导体又推出了一系列这类产品，如clc005和clc014，性能有了很大提高)。这组串行/解串器可以缩小连接器及电缆的体积，有助降低系统成本。此外，串行/解串器还可充分利用低电压差分信号传输的优点，例如卓越的抗噪声干扰能力、低功率操作、低电磁干扰以及简单的终端设计。 在利用10位的lvds串行/解串器以及串行数字接口电缆驱动器/均衡器芯片组驱动，经由双绞线电缆传送的信号的例子中，除了采用的电缆有所不同之外，这条通道与图2所示的通道只有一个区别，就是r1～r6的电阻值

  • CLC001

    CLC001引脚图输出可凋振幅：差分输入和输出：接受LVPECI或LVDS输入摆幅；低功耗；单＋3.3V供电

clc001替代型号

CLARE CL8830A CL8820 CL680 CL484-T128 CL484 CL480 CL325SG-G CL30 CL25

CLC005 CLC006 CLC011 CLC012 CLC014 CLC016 CLC016AJQ CLC020 CLC3800 CLC3801

相关搜索：

clc001相关热门型号
CD74HC123M96 CD4098BE CS5463-ISZ CD40175BE CC2540F256RHAR CRS05 CXA2006Q CD4051BCMX CM1409-08DE cyrf69213-40lfxc

快速导航


发布求购
©2024 维库电子市场网（www.dzsc.com）　备案号：浙B2-20050339-1 经营许可证：浙B2-20210386版权声明
买家服务热线：0571-85317607 | 买家服务部QQ： QQ:1609526468
卖家服务热线：0571-85317607 | 卖家服务部QQ： QQ:331652727
上传BOM文件： BOM文件
*公司名：
*联系人：
*手机号码：
QQ：
应用领域：

有效期：
OEM清单文件： OEM清单文件
*公司名：
*联系人：
*手机号码：
QQ：
有效期：

扫码下载APP，
一键连接广大的电子世界。

在线人工客服

买家服务：
卖家服务：

0571-85317607

客服在线时间周一至周五
9:00-17:30

关注官方微信号，
第一时间获取资讯。

建议反馈
返回顶部

建议反馈

联系人：

联系方式：

按住滑块，拖拽到最右边
>>
感谢您向阿库提出的宝贵意见，您的参与是维库提升服务的动力！意见一经采纳，将有感恩红包奉上哦！