当前位置:维库电子市场网>IC>12.288mhz 更新时间:2024-03-29 01:33:22

12.288mhz供应商优质现货

更多>
  • 供应商
  • 产品型号
  • 服务标识
  • 数量
  • 厂商
  • 封装/批号
  • 说明
  • 询价

12.288mhzPDF下载地址

12.288mhz价格行情

更多>

历史最低报价:¥0.3000 历史最高报价:¥3.5000 历史平均报价:¥1.9464

12.288mhz中文资料

  • 基于FPGA和AD1836的I2S接口设计

    端,将不足的数据位用0补足;反之,则将多余的数据位舍弃。 i2s接口硬件设计 本设计采用altera公司的stratix系列的fpga,ep1s10672i7来实现ad1836中d/a的i2s接口设计。该芯片内核电压为1.5v,i/o电压为3.3v,符合ad1836数字接口输入输出电平要求,其中d/a部分的i2s接口硬件设计原理图如图1所示。 本设计中,将ad1836采样时钟设置为48khz,采样位数为24位。从ad1836数据手册可知,其系统时钟(mclk)为12.288mhz,左右通道数据切换时钟(lrclk)等于采样时钟(48khz),数据位时钟(dbclk)为64×左右通道数据切换时钟(3.072mhz)。所以串行数据线上传输的是24位的有效数据,其余数据位时钟周期对应的数据线上的数据为0,串行数据线dsdata1、dsdata2、dsdata3分别对应于三路的立体d/a,所有的时钟线和数据线均经过下拉电阻后与fpga的i/o相连。 基于fpga的实现 逻辑模块设计 fpga内部逻辑模块主要包括分频模块和d_a接口模块,如图2所示。其中分频模块将ad1

  • AC-Link数字音频VHDL编/解码的FPGA设计

    音频编解码),使模/数转换器adc和数?模转换器dac转换模块独立,尽可能降低emi(电磁干扰)的影响。 利用fpga,可以实现复杂的逻辑控制,对大量音频数据做并行处理.fpga提供可编程时钟发生器,满足音视频处理要求的时钟范围宽、相位抖动(phase jitter)小的要求,并为系统提供可控延时。 1 ac-link音频编/解码原理 ac-link是连接digital controller和audio codec的5线串行时分多路i/o接口,固定时钟频率48khz由串行位时钟12.288mhz经256分频而来,支持一个控制器和最多4个编码器. ac-link只能传输48khz固定取样率的pcm(脉冲编码调制)信号,字长从16bit到20bit,其它取样率的pcm信号须经过src(取样率转换)转换成48khz。 ac-link接口时序如图1所示,输入输出音频数据和控制寄存器的读写命令组织在一帧里,一个输入或输出分割成12个时隙,每个时隙为20位采样分辨率.控制器把12.288mhz时钟256分频,产生一个sync信号,此信号用于标志一个输入(输出)帧的开始。 图1

  • 医学治疗仪全数字式专用变频器的设计和实现

    相pwm输出的相位决定于r2中的f/r选择位: f/r=0正转相序为红黄兰; f/r=1反转相序为兰黄红。 在正反转切换时,输出波形仍保持连续。 ④输出禁止选择 当r2中的输出禁止位(inh)有效(为1)时,所有的pwm输出变为低电平状态,而芯片内部其他操作并不受影响。该位被释放后所有的输出立即恢复原状。 需要注意的是,输出禁止电路在脉冲删除和脉宽延迟电路之后,因此在输出禁止的初期有可能产生一些过窄的脉冲。 3.4sa4828芯片编程实例 本例的变频器采用12.288mhz时钟。初始化寄存器设计的具体参数如下: 载波频率3khz 电源频率15hz 脉冲取消时间10μs 脉宽延迟时间5μs 电源波形抑制了三次谐波的波形 幅值控制三相幅值对称 (1)初始化寄存器编程实例 ①设定载波频率由fc=得2n==8 则n=3r0中的cfs字为011h ②设定输出电源频率范围由fr=2m得2m==2 则m=1,r0中的frs字为001h。 ③设定脉宽延迟时间由tpdy==5μs 可得x=64- (tpdy×fc×512)=56.

  • 音频编解码的硬件电路设计

    ) 其中,snr为输出信号的信噪比,b为比特分辨数,即a/d的转换位数,fs为采样速率,fmax为输入模拟信号的最高频率。 如图1所示,通过音频a/d采集单元可以接收来自音频输入端的模拟立体声信号,20位音频(双声道立体声)。 图1 音频a/d采集单元 音频a/d采集主要完成立体声的音频信号采样,将模拟立体声音频信号转换成标准的符合iis总线标准格式的数字音频信号 ,输出给arm进行音频编码及音视频流合成。在本系统中,采用的是主动模式,串行格式0,芯片的主时钟信号的频率为 12.288mhz,对应的采样频率为48khz,左右声道信号和数据时钟信号都是输入的,串行数据跟外部输入的左右声道信号和数据时钟信号同 步。 2 与arm音频接□ arm通过iis总线接口连接音频采集单元,arm的iis模块连接如图2所示。它可以作为连接8位或16位立体声编解码集成电路 接口,iis总线接口提供了内置fifo的dma传送模式,可以同时接收和发送,或单独接收和发送。 图2 音频接口 欢迎转载,信息来源维库电子市场网(www.dzsc.com) 来源:ks99

  • 新日本无线最新数字信号处理器NJU26120适用于电视和音响音频系统

    定 ③通过7band peq和tone control功能,可以对不同产品进行音质调节 ④内置delay,可调整图像和声音的输出时间。用fs=48khz,最多可延迟74msec ⑤内置稳压器,在3.3v单一电源下运行 产品主要功能及特点 ●24bit,61mips固定小数点数字信号处理器 ●工作电压 电源电压 3.3v 输入专用端子 可承受5.0v ●外部时钟频率 内置12.288mhz pll ●数字音频i/f 3个输入端口, 3个输出端口 ●数字音频格式 i2s 24bit,支持左对齐格式和右对齐格式,bck 32/64fs ●主接口 i2c总线接口(fast-mode/400kbps), ●封装 ssop24 (6.5×6.4×1.15mm 符合无铅标准) 生产计划/样品价格 本公司于2007年5月开始发放nju26120样品,6月开始正式投入生产,投产后预定月产量为10万只。

  • 电视用数字信号处理器NJU26207配有DolbyVolume功能

    ,最适合于数字电视和前置环绕扬声器系统。 nju26207有以下特征,最适于数字电视和前置环绕扬声器系统。 用volume leveler功能,来解除音源的音量电平差。 用volume modeler功能,根据播放音量,对宽带进行分析修改。 用delay功能,来解消 dolby volume on/off的迟滞。 nju26207是24bit、100mips的定点数字信号处理器, 核心工作电压为1.8v、i/o电压为3.3v,输入专用端子最大可承受5.0v电压。内置12.288mhz pll,数字音频i/f部分包括4个输入端口和3个输出端口,支持i2s、24bit的数字音频,支持左对齐、右对齐格式、bck 32/64fs,主接口为支持400kbps速率的i2c接口,采用11.0×7.6×1.15mm的ssop44封装。 欢迎转载,信息来自维库电子市场网(www.dzsc.com)

  • 新日本无线最新数字信号处理器NJU26120适用于电视和音响音频系统

    compression(drc)功能,监测中心声道,并抑制动态范围,使台词更加稳定 ③通过7band peq和tone control功能,可以对不同产品进行音质调节 ④内置delay,可调整图像和声音的输出时间。用fs=48khz,最多可延迟74msec ⑤内置稳压器,在3.3v单一电源下运行 产品主要功能及特点 ●24bit,61mips固定小数点数字信号处理器 ●工作电压 电源电压 3.3v 输入专用端子 可承受5.0v ●外部时钟频率 内置12.288mhz pll ●数字音频i/f 3个输入端口, 3个输出端口 ●数字音频格式 i2s 24bit,支持左对齐格式和右对齐格式,bck 32/64fs ●主接口 i2c总线接口(fast-mode/400kbps), ●封装 ssop24 (6.5×6.4×1.15mm 符合无铅标准) 生产计划/样品价格 本公司于2007年5月开始发放nju26120样品,6月开始正式投入生产,投产后预定月产量为10万只。样品价格为1000日元。

  • 新日本无线推出TV用DSPNJU26207

    u26207有以下特征,最适于数字电视和前置环绕扬声器系统。 ·用volume leveler功能,来解除音源的音量电平差 ·用volume modeler功能,根据播放音量,对宽带进行分析修改 ·用delay功能,来解消 dolby volume on/off的迟滞 产品性能及特点概要 ·24bit·100mips ·固定小数点数字信号处理器 ·工作电压:核心工作电压1.8v、i/o 3.3v,输入专用端子最大可承受5.0v ·外部时钟频率:内置12.288mhz pll ·数字音频i/f:4个输入端口,3个输出端口 ·数字音频形式:i2s 24bit,支持左对齐、右对齐格式、bck 32/64fs ·主接口:i2c总线接口(fast-mode/400kbps) ·封装:ssop44(11.0×7.6×1.15mm无铅标准) 生产计划/样品价格 本公司从2009年2月开始发放nju26207样品,预计从2009年4月投产后月产10万个。样品单价为500日元。 欢迎转载,信息来自维库电子市场网(www.dzsc.c

  • 一个时钟源到多个时钟源的问题

    一个时钟源到多个时钟源的问题我有一个有源时钟12.288mhz。想给多个处理器提供时钟,是直接连接到多个处理器,还是通过lvc245分开后连接到处理器?还是用专用时钟芯片来实现?

  • About I2S

    about i2s我最近也在用一个da接口也用i2s我想sck应该跟你的采样频率和数据宽度有关还是仔细看看pdf吧如果你是24bit single-speed 48khz 采样 mclk等于12.288mhz sck应该等于mclk 或者 1/2 mclk 我正在看pdf等看明白了 再跟你讨论

12.288mhz替代型号

12.288M 12.0MHZ 12.000MHZ 12.0000M 11N90 11N60 11DQ06 11DF4 11C90DM 11C3

12.352MHZ 12.5M 12.5MHZ 12.8M 12.8MHZ 120/180 12000KHZ 12000M 12000MHZ 12002A

相关搜索:
12.288mhz相关热门型号
1SMB5915BT3G 1SMB5936BT3G 1SS377 10MQ100NTRPBF 1SMA5937BT3G 1SMB26CAT3G 1N5333BRLG 1SS367 1N4007W 1.5KE15CA

快速导航


发布求购

我要上传PDF

* 型号
*PDF文件
*厂商
描述
验证
按住滑块,拖拽到最右边
上传BOM文件: BOM文件
*公司名:
*联系人:
*手机号码:
QQ:
应用领域:

有效期:
OEM清单文件: OEM清单文件
*公司名:
*联系人:
*手机号码:
QQ:
有效期:

扫码下载APP,
一键连接广大的电子世界。

在线人工客服

买家服务:
卖家服务:

0571-85317607

客服在线时间周一至周五
9:00-17:30

关注官方微信号,
第一时间获取资讯。

建议反馈
返回顶部

建议反馈

联系人:

联系方式:

按住滑块,拖拽到最右边
>>
感谢您向阿库提出的宝贵意见,您的参与是维库提升服务的动力!意见一经采纳,将有感恩红包奉上哦!