产品
免费领样
上传PDF 一键发布采购 上传BOM
当前位置：维库电子市场网>IC>25.175mhz 更新时间:2024-04-16 05:43:51

25.175mhz供应商优质现货

更多>
  • 供应商
  • 产品型号
  • 服务标识
  • 数量
  • 厂商
  • 封装/批号
  • 说明
  • 询价

25.175mhzPDF下载地址

25.175mhz价格行情

更多>

历史最低报价：￥0.2000 历史最高报价：￥3.5000 历史平均报价：￥2.0000

25.175mhz中文资料

  • 基于FPGA的液晶显示驱动IP核的实现

    的方法和基于通用微处理器的方法。本文研究了一种基于fpga (ep1k30qc208-3)的液晶显示驱动方法，与专用集成电路比， fpga 更灵活；与通用微处理器相比， fpga 的速度更快。利用硬件描述语言，编制了液晶显示驱动的ip核，开发了32×32 可变宽度像素点的液晶显示驱动电路，指出，基于fpga的驱动方法能够满足液晶显示驱动时序上的要求，且具有控制灵活的特点，在外扩片外sram 或sdram 后，容易移植在更多可变宽度像素点的液晶显示器的驱动上。因fpga 液晶显示驱动器的像素时钟为25.175mhz ，普通的单片机难以满足要求，故选用altera 公司的acex 系列fpga 作为驱动电路的核心部件。fpga即现场可编程门阵列器件，是一种超大规模集成电路，具有在电路可重配置能力(in circuit reconfigurable ， icr) 。设计者设计的逻辑在编译、适配后变成网络表，下载到fpga 芯片上之后， fpga 即可执行设计逻辑的功能。因此，fpga 非常适合于进行快速原型设计，设计者可完全控制产品开发过程中由逻辑设计到最终产品的全过程。 设计与实现

  • VGA图像控制器的CPLD/FPGA设计与实现

    件cpld/fpga实现vga彩色显示控制器在工业现场中有许多实际应用。以硬件描述语言vhdl对可编程器件进行功能模块设计、仿真综合，可实现vga显示控制器显示各种图形、图像、文字，并实现了动画效果。 vga 接口及设计参数 vga接口是与显示器进行通信的唯一接口。通过cpld/fpga器件对rgb信号、行同步信号、场同步信号等信号的控制，并参照有关标准，可以实现对vga显示器的控制。由此可见，了解接口标准，控制时序和设定恰当的参数是系统设计的关键。 参照vga主要参数的工业标准，像素输出频率为25.175mhz；行频(线频率)为31.469khz；场频(刷新率)为59.94hz。参数设计原理以及行同步信号(ts)与显示信号(tdis)的关系如图1所示。 vga 图像控制器的设计方案 vga图像控制器是一个较大的数字系统。采用模块化设计原则，借鉴自顶而下的程序设计思想，进行功能分离并按层次设计。将vhdl硬件描述语言设计与原理图设计相结合，逐一对每个功能模块进行仿真，使顶层vga图像控制器的模块实体仿真综合得以顺利通过。vga控制器主要由以下模块组成：消隐模块，显示模块，分频模块，网格生成模块，汉字显示

  • 基于Nios II的多生理参数处理系统的设计

    uilder定制32位niosⅱ cpu以及参数化的avalon接口总线，然后再通过适当增添平台中所需的元件核，以适应niosⅱ系统功能的需求，生成如图3所示的基本定制。 数据显示模块的设计 在nios ii系统中，vga是一个外设ip核设计中最重要的部分是vga时序的产生，它是正常输出显示的关键，包含在vga控制器中vga控制器是用sopc builder中的interface to user logic生成的，首先用硬件描述语言定义一个时序输出和rgb信号输出模块，点时钟25.175mhz由开发板提供的时钟经锁相环分频产生锁相环是通过megwizard工具加入系统的该模块实现了vga输出所需的点时钟、复合同步控制信号、复合消隐控制信号、行同步和场同步信号；同时也完成了从寄存器内读取输出显示命令及颜色值其中点时钟、复合同步控制信号、复合消隐控制信号和rgb数字信号输入给adv7123，行同步、场同步和由adv7123转换输出的rgb模拟信号输入给vga显示器另外，还要用硬件描述语言实现对寄存器的读写，以使vga控制器端口符合avalon接口规范。 用hdl语言编写了v

  • 基于NIOS II的导航系统平台的设计

    辆当前位置及运行轨迹等信息。 excalibur.h 头文件定义了七段数码管、按键数据结构指针na_seven_seg_pio 和na_button_pio通过对指针所指pio数据结构内的np_piodata数据寄存器操作，来让数码管显示特定的字符或判断是否有按键按下，以及是哪个按键。 本文采用型号optrex 16027的lcd屏，头文件pio_lcd16027.h定义了九个控制子程序，通过这些程序完成对lcd的控制。标准vga画面大小是640*480，每秒60帧左右。像素时钟高达25.175mhz。如果每个点都由nios软件扫描实现，那么在40ns的间隔内，最多能让共作在50mhz的cpu执行两条指令。所以，我们采用dma控制器在流模式vga控制器和sram之间建立一条dma传送通道，让硬件完成像素信息的自动读取，缓解了cpu的工作压力。vga时序发生器的设计源程序由vhdl语言实现，下面是部分示意代码： 2.系统工作原理 系统上电后，串行配置器件epcs4配置fpga；然后niios启动，运行片内rom中的bootloader。bootloader根据选择端的控制选

  • 基于FPGA实现的计算机与HDTV显示器测试信号发生器

    0]、n[1...0]的值配置内部计数器,产生所需要的时钟.其输出时钟的计算式为:fout=(fxtal/16)m/n式中:m的推荐取值范围是200～400;n取00代表1,取01代表2,取10代表4,取11代表8;fxtal在本系统中选用16mhz的晶体.mc10elt21是一个差分pecl电平到ttl电平的转换器,其特点是具有3.5ns的典型传输延迟,差分pecl输入,soic封装,24mattl输出,+5v供电. 需要说明的是,mc12429与mc10elt21组成的频率合成系统无法产生25.175mhz(vga60hz)的时钟频率,因而还需要外加一个25.175mhz的晶体振荡器为vga60显示格式提供时钟.此外,ths8134的最大输入频率是80mhz,所以对像素时钟大于80mhz的显示格式(xga85hz、sxga60hz和uxga602hz),采取fpga片外分频的方法,即让时钟合成模块输出像素时钟的2分频,从而使ths8134的输入时钟都小于80mhz.这样做的代价是,系统水平方向以2个像素为单位进行处理.该模块如图2所示.表1给出了本仪器可以测试的格式及相关参数.图2 频率产生

25.175mhz替代型号

24Z1 24WC64 24WC256 24WC16 24WC04 24WC02 24W02 24VDC 24V-5V 24SSOP

2500M 2508051217Z0 250A 250G 250GB 250P 250V 251.5 251.75 2512K

相关搜索：

25.175mhz相关热门型号
2SA1365-T112-1F 2SC5664-E1 2SA1576A T106R 2SC3325-Y 2SC2383-Y 2SA1774 TL R 24LC64T-I/SN 2SC4083 2SK3934 2N7002-7-F

快速导航


发布求购

我要上传PDF

* 型号
*PDF文件
*厂商
描述
验证
按住滑块，拖拽到最右边
©2024 维库电子市场网（www.dzsc.com）　备案号：浙B2-20050339-1 经营许可证：浙B2-20210386版权声明
买家服务热线：0571-85317607 | 买家服务部QQ： QQ:1609526468
卖家服务热线：0571-85317607 | 卖家服务部QQ： QQ:331652727
上传BOM文件： BOM文件
*公司名：
*联系人：
*手机号码：
QQ：
应用领域：

有效期：
OEM清单文件： OEM清单文件
*公司名：
*联系人：
*手机号码：
QQ：
有效期：

扫码下载APP，
一键连接广大的电子世界。

在线人工客服

买家服务：
卖家服务：

0571-85317607

客服在线时间周一至周五
9:00-17:30

关注官方微信号，
第一时间获取资讯。

建议反馈
返回顶部

建议反馈

联系人：

联系方式：

按住滑块，拖拽到最右边
>>
感谢您向阿库提出的宝贵意见，您的参与是维库提升服务的动力！意见一经采纳，将有感恩红包奉上哦！