gps校准晶振时钟需要注意以下几个方面： （1） 消除gps伪秒脉冲，由于gps秒脉冲在传递过程中可能受外部电磁干扰而夹杂着伪脉冲，为避免处理器误判断，应予屏蔽。 （2） 使用高稳定度晶振，以获取高精度的时钟。 （3） 选用合理的算法，用gps时钟的长期稳定性（即没有累计误差）来校准晶振时钟，并及时对晶振进行调整。 2 gps校准晶振时钟的原理结构 图1是一个应用于通信系统的gps校准时钟原理结构。本文采用的是10mhz带电压调节的恒温晶振，通过时钟芯片产生61. 44mhz的信号。但仅由晶振和时钟芯片产生的时钟信号的精度不能满足要求，需要通过gps的时钟信号进行校准。gps的秒脉冲信号输入到fpga, fpga在1 s内对时钟芯片输出的61. 44mhz时钟进行计数，过滤掉干扰数据，计算出相位偏差，将此相位偏差转换为ocxo控制寄存器的变化，以此变化值来调节ocxo,使它达到稳定的精度。 图1 gps校准时钟原理结构 2. 1 高稳定度恒温晶振提供工作时钟 用恒温晶振ocxo 提供工作时钟。该晶振采用精密控温，使晶体工作在晶体的零温度系数点的温度
对于无线信号的收发采用无线网卡模块tnet1100b实现。tnet1100b是ti公司最近推出的遵循802.11b通信 标准的无线信号收发芯片。其主要特点如下。 （1）主机接口。支持33mhz、32位poi和pcpi接口；提供16位从设备操作方式；支持pcm或者cf卡接口；可 以和omap无缝连接。 （2）与处理器接口。支持usb1.1从设各接口；具有dma和总线传输方式。 （3）接入层。内置44mhz的arm7处理器；片内64k字节ram；硬件接人协议管理；硬件实现ack、rts、cts 等at命令；动态分配收发信道。 （4）基带层。多种可选择的数据传输速率；支持802．11b；可以调整500ns的多通道延迟。 （5）射频层。内置8位22mhz的ad、内置lo位44mhz的da、具有ago和apc功能。 tnet1100b的内部功能如图1所示。从图中可以看出，tnet1100b主要由射频信号处理单元、基带信号处理 单元、中间接人控制单元以及嵌入式cpu、ram、硬件接口、时钟管理模块等多个部分组成 图1 tnet11oob的功能框图 射频信号处
与frac 寄存器配置n 分频器， n = int + ( frac /225 )， 图2中的环路滤波器( lpf)的作用是滤除鉴相器输出信号的高频成分和噪声， 并将鉴相器的输出电流转化为电压送到vco的输入端， 以控制vco 的输出频率。同时将vco输出频率经过n 分频后反馈给鉴相器。鉴相器的作用是对反馈频率和参考鉴相频率进行比较， 当鉴相器两个输入信号的相位同步时， vco 的输出频率就是要锁定的频率。pll 的r， int， frac 寄存器通过合理配置使外部vco 工作在2 482. 44mhz输出， 将其快速锁定锁相模块。其关系式为： 由于n 分频的 ∑ - △调制器速度的限制f phd最大为32mh z。frac取0到225 - 1， d、t 取0或1，r取1到32， int可取23到4095， 通过adi公司设计的adf4157 evaluation softw are adf _ frac _rec3[软件进行r， int 和各个分频器合理的设置。由于fref为181. 44mh z由ad9516时钟分配器输出， r选32， fphd = 2. 835mh z， d
用器可以提供多通道以及更多的灵活性。首先可以配置成单端输入模式，此时以地为参考端。输入范围为地到vref，需要使用抗混叠滤波器。伪差分输入模式下，一个引脚为其它引脚提供参考，伪差分输入可用于对噪声环境要求不是太高的情况，它可抑制共模噪声电压。 对于要求最精确测量的应用，可使用完全差分模式，特别是信号是以共模电压为中心的小信号，这种模式最有效。另外，器件的偏置和增益系数可调，以使外部的误差趋于零。 arm7采用32位的精简指令集架构，指令和数据复用32位总线，集成jtag测试端口，主频高达44mhz，单周期32位指令，性能高达45mips。工作在32位arm模式下非常适合微控制器的sram操作，16位thumb模式下更适合片上flash操作，此时具有更大的代码密度，但是限制对寄存器的访问。控制器自身是三级流水线结构，如果当前指令没有完成，可以设置后面的指令执行，即冯诺伊曼修正的哈弗架构模式，指令和数据籍由同一总线送达，寄存器地址采用线性预设，有助于编程的方便性。应当注意，与sram相比，flash具有更快的擦写时间，以及更多的擦写次数和数据保存时间。 aduc7000系列产品时钟可以采
3345上行信道物理层模块中的中频信号，并按照一定的功率要求将其送入hfc网络的上行信道中（在上行传输方向，bcm3345输出已经经过调制的中频信号，经过lc滤波网络后重又送入bcm3345，在片内进行功率放大，最后送往tuner。这样功率的增益可以根据前端的要求在bcm3345中进行控制）。这里采用的是专门定制的cmos tuner作为cable modem中使用的调谐器。该tuner在上下行方向所覆盖的频率范围分别是5～42mhz和50～860mhz，它可以将所接收的射频信号转化为中心频率为44mhz的中频信号。tuner的工作状态由bcm3345通过i2c总线进行控制。tuner采用阻抗为75ω的f端口与hfc网中的同轴电缆进行连接。在cable modem中的存储主要有两种，分别是同步动态存储器（sdram）和闪存（flash）。sdram选用micron mt48lc4m16a2tg-8eit。它是整个cable modem系统的动态存储器。一方面作为系统运行的内存空间，在系统正常运行时存放各种程序代码以及临时数据、操作系统所需的各种堆栈、队列等，另一方面还作为cpu与mac层模块之间
美国模拟器件公司开发出了输入信号中心频率较高的带通型δσa-d转换器。该转换器采用连续时间型结构，可以取消所谓的抗混淆滤波器。在具备上述特性的同时，还支持44mhz输入信号。设想由电视调谐器输入44mhz的if信号。 设想与模拟器件正在加紧开发的电视调谐器ic结合使用。不仅支持44mhz输入信号，而且还可确保8.5mhz带宽。据称，只要满足8.5mhz的带宽，就能在日美欧绝大多数的收发设备上使用。由于不再需要抗混淆滤波器，因此过去通常使用2个的saw滤波器，现在只需一个即可。剩下的一个saw滤波器可对电视调谐器中普通的接收架构、即“升频转换”中的高频信号进行滤波。 动态范围为90db。采用180nm工艺cmos技术设计。耗电量为375mw，芯片尺寸为2.5mm2。除部分电路之外，利用1.8v的电压进行驱动。
都是采用双极型工艺来制造的，而cmos技术也用于制造逻辑控制电路；此外，采用sige工艺，允许我们改善pll电路及无线部分功率放大器的特性。”该公司解释。 该芯片能够方便地用于便携设备的设计，特别是该芯片具有外围器件少、天线选择灵活性高、对高频信号可以灵活布线设计等优点。 根据thine公司介绍，外围元件只需要9颗旁路电容，不需要外部安装压控振荡器(vco)或功率放大器。即使采用外部安装的功率放大器，也可以获得最大118dbμv(等同于12.6mw)的高输出功率。如果输入的时钟信号为10m到44mhz，就不需要采用晶体振荡器；只需要提供该器件其它电路所使用的系统时钟信号。然而，如果不能提供时钟信号，那就要在外部安装具有10m到44mhz输出的晶体振荡器或10m到20mhz的晶体谐振器。 由于输出功率可经由微控制器的数字控制功能非常精确地控制，天线选择和布线图设计的灵活性就很高。在95.5μv到118dbμv(等同于0.071ｍw到12.6ｍw)范围内，能以1.5db增量把输出功率分为16级设置。因此，不管器件与器件之间是否存在天线特性或布线图特性的差异，都可以把输出功率调整到期望的数值。
集成的单次变频电视调谐器，适合于atsc和ntsc应用。该器件满足atsc建议操作规程a/74所规定的敏感度和临信道指南，同时仅消耗760mw的功耗。为满足这一rf性能，max3540内置跟踪滤波器和高线性度前端。此外，该器件同时免去了很多其他硅调谐器所采用的二次变频，从而降低了功耗。由于max3540是一款单次变频调谐器，因此仅需一个saw滤波器。该器件内置rf和if agc放大器，理想用于电视、机顶盒和usb记忆棒。 max3540覆盖了全部54mhz至860mhz频率范围，提供标准的44mhz if输出，可兼容于几乎全部现有的atsc和ntsc解调器。该器件可工作在3.3v单电源以及0°c和+85°c温度范围。max3540采用7mm x 7mm、48引脚倒装片封装。芯片起价为$5.90 (1000片起，美国离岸价)。现备有评估板，可加快设计进程。
率及其各次谐波，加了y电容后很好的抑制了干扰尖峰。在电源线上加装y电容的措施已被广泛采用，例如众多dc-dc变换器生产厂家都建议用户在使用时，可采取在机壳外添加y电容，以取得更好的emc效果。 图17 ce102项未加y电容测试曲线 图18 ce102项加y电容测试曲线5.3 辐射敏感度（rs103）测试结果分析 dc-dc变换器敏感度的判断准则，我们目前采取监测输出电压变化是否超出稳定度的要求。通过对鉴定产品rs103测试结果分析，变换器均能通过工作级的测试。在进行生存级测试时主要在44mhz、90mhz和110mhz频点附近会对变换器产生较强的干扰，致使输出电压有较大的变化，但最大也不超出输出电压的5％。 5.4 cs101、cs114、cs115、cs116测试结果分析 电源线传导发射敏感度（cs101）测试的频段是30hz～150khz，相对频率较低。由于电源线滤波器的主要频率特性是低通，所以在较低频段对变换器有一定的干扰，尤其是输出功率较大的变换器（大于50w）表现较为明显，对小功率变换器基本都能通过测试。 通过测试表明，经过上述emc设计的变换器基本都能通过电缆束注入传导敏
率及其各次谐波，加了y电容后很好的抑制了干扰尖峰。在电源线上加装y电容的措施已被广泛采用，例如众多dc-dc变换器生产厂家都建议用户在使用时，可采取在机壳外添加y电容，以取得更好的emc效果。 图17 ce102项未加y电容测试曲线 图18 ce102项加y电容测试曲线5.3 辐射敏感度（rs103）测试结果分析 dc-dc变换器敏感度的判断准则，我们目前采取监测输出电压变化是否超出稳定度的要求。通过对鉴定产品rs103测试结果分析，变换器均能通过工作级的测试。在进行生存级测试时主要在44mhz、90mhz和110mhz频点附近会对变换器产生较强的干扰，致使输出电压有较大的变化，但最大也不超出输出电压的5％。 5.4 cs101、cs114、cs115、cs116测试结果分析 电源线传导发射敏感度（cs101）测试的频段是30hz～150khz，相对频率较低。由于电源线滤波器的主要频率特性是低通，所以在较低频段对变换器有一定的干扰，尤其是输出功率较大的变换器（大于50w）表现较为明显，对小功率变换器基本都能通过测试。 通过测试表明，经过上述emc设计的变换器基本都能通过电缆束注入传导敏
求教使用高频vco过程中的其他频率干扰问题最近在调试一个中频调制电路，其中使用一款vco—max2609来产生本地正弦震荡，该vco的频率变化范围为540mhz-650mhz，单独调试是能够产生预期的560mhz正弦波。但是由于在整体电路中，数字部分的器件中使用了一个44mhz的晶振，当整体调试时，就发现vco产生的波形中，存在大量44mhz及其高频分量的频谱，而且幅度都很超过了560mhz的分量，不论怎么修改数字地和模拟地之间的隔离电感都没有办法。请问一下如何消除低频分量？谢谢！
求教使用高频vco过程中的其他频率干扰问题最近在调试一个中频调制电路，其中使用一款vco—max2609来产生本地正弦震荡，该vco的频率变化范围为540mhz-650mhz，单独调试是能够产生预期的560mhz正弦波。但是由于在整体电路中，数字部分的器件中使用了一个44mhz的晶振，当整体调试时，就发现vco产生的波形中，存在大量44mhz及其高频分量的频谱，而且幅度都很超过了560mhz的分量，不论怎么修改数字地和模拟地之间的隔离电感都没有办法。请问一下如何消除低频分量？谢谢！
求教使用高频vco过程中的其他频率干扰问题最近在调试一个中频调制电路，其中使用一款vco—max2609来产生本地正弦震荡，该vco的频率变化范围为540mhz-650mhz，单独调试是能够产生预期的560mhz正弦波。但是由于在整体电路中，数字部分的器件中使用了一个44mhz的晶振，当整体调试时，就发现vco产生的波形中，存在大量44mhz及其高频分量的频谱，而且幅度都很超过了560mhz的分量，不论怎么修改数字地和模拟地之间的隔离电感都没有办法。请问一下如何消除低频分量？谢谢！
谢谢楼上谢谢楼上。但我的程序是在debuginram目标下运行的，通过jatg口进行的调试，请问也存在这个问题吗？我已将/wr低电平宽度编为最宽（约500ns）,我的时钟频率是44mhz。我在参加上海市嵌入式设计大赛，开发板市周立功公司免费提供的。芯片是lpc2220.谢谢！
析以及实现详细的分析请参考我的博客：http://emailli.21ic.org/*******************************************************************/测量要求：被测频率范围为0.1hz—100khz。要求测量精度在1‰之内。成本越低越好，电路越简单越好。 解决方案：主芯片采用arm7内核的lpc2103。定时器0为32位定时器，定时频率可以达到11.0592mhz（此时使用的晶振为11.0592mhz，程序运行频率为4倍频，即44mhz）。20s内测量被测脉冲，如果测量到10次（m1）脉冲，则退出测量，用m1来计算频率，如果20s时间到，还没有测量到10次（m1’），那么就用此时测得的次数m1’来计算频率。为什么是20s内测量，因为测量0.1hz的被测频率，至少需要20s才能够准确的捕捉到一个周期的方波。无论测量高频还是低频，都使用11.0592mhz来作为高频计数频率。由前面的分析可以知道，当被测频率为100khz的时候，需要的高频计数频率大于10.01mhz即可。由此可知，用11.0592mhz来作为高频计数频率来计数，在
联系人：
联系方式：
