aemb微处理器的中断例外向量表及wb_conmax的逻辑实现，系统地址空间分配结果为： 4 soc系统的fpga综合实现 针对de2-70开发板在进行soc系统的fpga综合时选用cycloneii系列器件ep2c70f896c6。系统时钟频率预设为50 mhz，不加额外约束条件下进行综合，综合后的逻辑资源占用报告如图3所示。 图3 soc系统fpga综合后逻辑资源使用情况 通过时序分析报告可知，该soc系统在满足时序的前提下，系统实际运行频率可达到65.31 mhz。 5 soc系统验证平台软件支持 考虑到soc验证平台所包含的硬件部件与该平台的具体应用，系统软件主要构成如图4所示。mini bootloader负责应用程序从flash器件向程序运行空间的加载。在de2-70开发板上，借助于niosii开发工具与开发板自带的基于niosii的sopc硬件系统，烧写flash很方便。系统启动时可以从flash开始启动，完成应用程序的拷贝后再跳转到主程序运行的存储器空间。在本系统中，为了使编程更加方便，将拷贝程序放在片上ram中存储。系统从
联系人：
联系方式：
