中读取数据，并通过色空间转换，将ycbcr(4:2:2)信号转换成rgb信号。当sdram 中写满一帧图像数据时，控制器对两个sdram进行读、写切换。由于写数据速率小于读数据速率，所以在往一个sdram写满一帧图像数据的时间内，控制器能够连续多次从另一个sdram中读出另一帧图像数据，从而实现了提高帧频的目的。fpga输出的rgb格式数据经d／a转换后，将数据转换成模拟信号，配合行、场同步信号可使其在vga显示器上显示。外部晶振输入32.5mhz的时钟，该时钟在fpga内经时钟锁相环倍频后产生65mhz的主时钟，用于对两个sdram进行读写和用来产生符合vesa标准的xga格式的行、场同步信号。 1.2 控制器的内部模块介绍 本设计采用模块化设计原则，按照现代eda工程常用的“自顶向下“的设计思想，进行功能分离并按层次设计，用vhdl语言实现每个模块的功能。该显示控制器主要由以下七个功能模块组成: 用于从dsp接收数据的输入缓冲模块 用于对两个sdram进行读写切换的主控制器模块 sdram1的控制器模块 sdram2的控制器模块 用于产生标准xga格
一个超高性能的星形触发总线，同参考时钟一样，星形触发信号是由位于第一外设槽的星形触发控制器将信号点对点沿着等长的信号线传送给其他外设槽，其信号抖动小于1ns，覆盖两个总线段。 对于pxi仪用模块的设计，应考虑其在综合测试系统中的应用，前面板至少需要一个时钟输入、一个双向触发线，结合仪器本地自洽的时钟和触发总线，方能建立一套完备的同步机制。 3.1 pxi仪用模块精密时基的设计 通常一个pxi仪用模块应有三个时基源： pxi_clk10参考时钟、外部（前面板）10mhz参考时钟或65mhz时基、pxi_trig[7]或pxi_star提供的采样钟。模块精密时基的设计包括时基的生成和传送。由于a/d转换器的采样时钟频率为65mhz，所以模块的时基频率可以定为65mhz。如果利用10mhz参考时钟，还必须通过pll进行倍频，显然倍频系数不是整数。当不同的模块利用pxi_clk10获取65mhz采样钟作为时基时，不同模块间的采样钟很难达到相位同步。为了保证所有模块同步，如前所述，可将这个采样钟通过pxi_trig[7]、pxi_star[0:12]传送给其他外设槽。对于多台仪器的同步应
高频无极灯，然而受当时科技水平的限制，一直到20 世纪90 年代，新型半导体电子技术的飞速发展，才使高频无极灯有了进入商品领域的可能。自无极灯问世以来，世界各国的照明企业都对无极灯进行了大量的研究与实践，特别是以飞利浦、松下、ge、欧司朗等为代表的国外大型照明企业。1991 年，日本松下公司在日本境内推出了一款无极荧光灯，它的工作频率为13. 56mhz，功率为27w，光效为37. 0 lm /w，平均寿命高达40 000h。同年，荷兰飞利浦公司也推出了一款ql 无极灯。这种灯的工作频率为2. 65mhz，功率为55w，光效为70. 6 lm /w，灯的寿命高达60 000h。1994 年，美国ge公司推出一款一体化紧凑型无极荧光灯。该灯的工作频率也是2. 65mhz，输入功率为23w，光效为48 lm /w，平均寿命为15 000h左右。德国的欧司朗公司在20 世纪后期也推出了endura 无极灯。该灯的功率为70w，光效高达93 lm /w，寿命为60 000h，光色有暖白色和日光色，显色指数在80 ～ 89 之间。目前这些公司的无极灯在市场上的销售量很小，主要原因是价格较贵，难以推广使用。
常常直接决定了点对多点宽带无线接入系统的上行传输速率。另外，由于现今宽带无线接入系统中多种不同业务同时传输的要求，使得用户站的带宽分配（tdma系统中即为时隙分配）不能再采用固定带宽分配方法，而要求根据用户的实际需求动态分配带宽。这就要求基站的突发解调能够随着用户站的带宽（时隙）分配的变化这次时解调不同长度突发包。图1 stel-9257内部结构 stel-9257是一款能很好满足以上要求的差分qpsk突发解调器，与ieee802.14、mcns和davic解标准兼容，可直接输入5mhz～65mhz中频信号，解调速率最高可达5.12mbps。stel-9257采用固定前置码（4种，长度为14或16个码元周期），大大缩短了同步的时间并节省了独特字所需的系统开销。stel-9257所要求的突发包之间保护间隔最小为4个码元周期（当采用可变长度突发包模式时为11个码元周期）。2 stel-9257的内部结构图1为stel-9257的内部结构，主要由变频模块、解调模块和微处理器模块组成。(1)变频模块变频模块将输入stel-9257的载频为5mhz～65mhz的中频信号下变频后再通过声表面滤波器滤波
全世界，然而在全球找不到一个射频识别系统可以适用的共同频率，世界各国频率方面的规定也各不相同。因此，频率问题对射频识别系统来讲将是一个重要的问题，频率问题主要包括工作频率的范围、发射频率的大小、调频技术和信道宽度等。 全球的频谱由国际电信联盟（itu）来进行统一的规划和分配，itu把全球划分为三个区，分别为区域1（region 1）、区域2（region 2）和区域（region 3），如图1所示。区域1主要为欧洲和非洲地区。在欧洲地区（cept国家），当工作频率范围为869．4～869．65mhz时，发射功率为500mw erp：当工作频率范围为865．6～867．6mhz时，推荐的发射功率为2w erp，工作信道频率小于250khz。在南非，当工作频率范围为869．4～869．65mhz时，发射功率为500mw erp；当工作频率范围为915．2～915．4mhz时，推荐的发射功率为8w eirp，工作信道频率小于250khz。区域2主要为美洲地区，在北美，当工作频率范围为902～928mhz时，发射功率为4w eirp，跳频技术采用fhss，容许的工作信道为500khz，整个频带对发
相关元件PDF下载：
美国国家半导体公司 (national semiconductor corporation)(美国纽约证券交易所上市代码：nsm)宣布推出两款全新的串行器及解串器芯片组，在业界率先实现了以65mhz的时钟频率驱动24位高分辨率平板显示器这一特别功能。两款新产品都属于美国国家半导体的fpd-link ii 串行/解串器芯片组系列，可提供介于 5mhz至65mhz 之间的像素时钟，因此可以为低分辨率(wqvga)至高分辨率(xga)的各类娱乐信息显示系统提供灵活的模块式开发平台。更高分辨率的xga显示器会带来更愉悦的视觉体验，更受消费者的欢迎。此外，这两款串行/解串器芯片组也可支持各式各样的车用显示器（无论是入门级小型房车还是高档次的豪华轿车均适用）。 这两款新产品都属于美国国家半导体 fpd-link ii 串行/解串器芯片组系列。型号为 ds90ur905q及ds90ur906q的串行器及解串器采用低电压cmos(lvcmos)并行接口，而型号为ds90ur907q及ds90ur908q的串行器及解串器则采用低电压差分信号传输(lvds)接口。这两款芯片组可将图形主处理器与中央信息
iic展会，闻亭公司除了展示其传统的基于达芬奇dsp的多媒体开发套件、数字视频评估板、实时视频处理平台外，还重点介绍了一款基于达芬奇dm6455的软件无线电系统。该平台将dsp处理板、主控板和射频ad前端集成一体，成为一个集成化的软件无线电平台，相比传统的软件无线电系统缩小了不少的体积，实现了 “刀片服务器”的效果。 “我们主要还是针对军方或者特殊要求的客户定制，而这类客户不会特别看重成本问题，而是对系统性能和可靠性有较大的需求，” 邓长江再次表示。该产品具备双路a/d，采样频率为12位65mhz，ti的tms320dm6455 dsp运行速度为1g，配置128mb的ddr2和4mb的flash memory，并内置了大容量fpga，方便定制功能，采用具备高带宽并支持热插拔的amc标准接口，满足大量处理能力的高密度应用。 谈到公司未来的发展方向，邓长江表示，对于数字视频，高清和实时是毫无疑问的发展方向，未来我们也会及时对ti的达芬奇dsp提供快速的方案支持。
缩短超声波设备的开发时间，从而加速产品上市进程，降低成本。该产品提供完整的8通道模拟接收信号链，通过高性能可变增益放大器与模数转换器(adc)帮助用户处理探针输出的信号，从而在波束成型应用中实现快速原型设计。（更多详情，敬请访问：www.ti.com.cn/tus5000evm。） tus5000评估板(evm)可将4个双通道vca2615可变增益放大器与8通道ads5272串行化lvds输出adc相连接。高性能的时钟同步器与抖动清除器cdcm7005能够通过旁路选项为ads5272提供65mhz时钟。设计人员只需在evm上施加现实世界的输入电路（如超声波探针）即能迅速对ti模拟接收链解决方案的性能展开评估。此外，该款evm还能帮助客户利用数字波束成型器(digitalbeamformer)分析输出，以实现更全面的原型设计。 在同一电路板上结合高集成度的vca2615、ads5272与cdcm7005三款器件，这充分显示了ti在降低系统尺寸的同时，提高通道数量与性能的超高能力。ads5272adc与vca2615放大器实现了业界一流的噪声性能，ads5272adc的信噪比(snr
arc international宣布推出一项建构在arc sound平台上的voip方案，可执行voip技术厂商hellosoft公司的软件套件，为soc客户提供比同级ip核心方案更多一倍的语音信道。 arc和hellosoft的voip方案支持由单一信道提供的完整电话堆栈，包括session initiation protocol (sip)、g.723.1、全双工三向电话会议、线路回音消除、实时操作系统和tcp/ip。预期整个方案所需的处理器频宽少于65mhz。 新的voip方案也允许在130纳米制程进行的二个信道实作拥有余裕在90纳米制程成长到四个信道。采用arc和hellosoft的软硬件组合，soc开发商可以在小于现有risc处理器的硅晶面积上，以更低的功耗提供两倍的语音信道。 arc sound subsystem已开放授权。hellosoft voip软件将于2009年第一季结束前上市。 欢迎转载,信息来自维库电子市场网（www.dzsc.com）
uffer以及一些射频放大的功能。 孟爱国同时指出，由于欧洲对出口限制的管理相对宽松， 对于乐意进口受限的高性能adc的客户，nxp愿意积极和他们配合来完成整个流程的具体操作，以最终达到顺利进口的目的。 相比其他厂商大玩加、减法规避限制，ti显得更老实。程伟健透露，ti已成功开发出已获专利的snrboost技术来帮助通信基础设施制造商，该技术既能满足无线和有线通信基础设施对噪声和动态范围的严格要求，同时又能符合针对中国的国际出口限制规定。ti目前采用该技术的产品能够实现每条adc道接收高达65mhz的信号带宽，从而满足了诸如cdma、wcdma、td-scdma、lte、wimax和多载波gsm等无线标准对噪声系数和动态范围的要求。
该皮尔斯振荡器采用了一个65mhz的晶体。 来源:panyueyingying
o provide external circuit elements to prevent oscillation at the fundamental frequency. where parallel resonant overtone crystals are required a load capacitance must be specifiedon following pages circuits are shown for 3rd overtone crystals 15 to 65mhz and 5th overtone crystals 60 to 105 mhz operating in their series resonant mode. in both of these circuits with the crystal short circuited, the oscillator should operate at or near the required frequency. with the crystal in circuit l1 should be ad
请教spi总线的速度我产品中使用一个外部设备使用了sdio总线，配置成spi模式和主cpu相连，cpu是主，该外围设备是从，cpu的spi总线时钟最大能提供65mhz频率，但是我查看了sdio规范，上面说sdio的最大时钟频率是25mhz，是不是我这样相连最大传输速度只能是25mhz，sdio总线被配置成spi模式时最大数度能有多少？？？
9315 lcd显示问题，请帮忙我现在想用ep9315来驱动1024*768分辨率的液晶，要求液晶的刷新频率在60hz，我现在主要遇到以下疑问，请各位帮忙1。ep9315的lcd显示采用的dma level建议是16words，这样会不会因为dma存取占用ahb总线频繁而导致整机性能的下降，我采用的是linux系统。我自己算了以下，如果dma level是16words，我采用外围的液晶接口是用的16bitsrgb接口，采用565方式，这样在1024*768分辨率下，大约每隔32个vidclk（65mhz）就会产生一次dma读写，这样是不是由于dma方式的频繁占用系统总线而导致系统性能严重下降？？？2。ep9315在lcd显示寄存器中对v/csync引脚的寄存器描述中有将其设置为垂直同步信号和混合同步信号的描述，但我没有找到混合同步信号的时序，是我理解错了还是数据手册没有描述，请看过的朋友帮忙解答一下，谢谢！马上就要出图做试验了，可时间紧任务急，请各位热心朋友帮忙，谢谢！
联系人：
联系方式：
