维库电子市场网-十六年专注打造电子元器件采购网

FPGA+DSP导引头信号处理中FPGA设计的关键技术
了总线连接的方式，数据交互是通过一个32位的双向数据总线来完成的，而要实现双向总线，就需要使用fpga构造三态总线了，使用三态缓冲器实现高、低电平和高阻三个状态。图5双向数据总线的三态门设计本设计当中，fpga给dsp发中断信号，dsp在中断信号到来时，根据系统要求，将不同的控制字写入数据总线，然后通过数据总线从fpga中不同的fifo中读取数据，这一切都通过dsp在地址线上给出不同的地址来完成。为了合理分配总线的使用，设计当中使用这样的策略：利用片选信号aace3，地址aaea[9：0]作为三态缓冲器的控制信号，由于dsp对fpga的读写地址都不同，当片选信号aace3有效时，fpga根据地址来确定凑写方式以及读写那些信息，否则置为高阻态，这样就避免了可能产生的的总线阻塞现象，使dsp和fpga之间的数据交互能够顺利进行，示意图如图5所示。 3．2．2 加有效的时序约束由于接口fifo比较多，为了合理分配fpga内部接口处的资源，满足系统的时序要求，需要加必要的时序约束。因为本设计采用xilinx公司芯片，所以需要加偏移约束2。偏置约束可以优化以