带有此标记的料号:
1. 表示供应商具有较高市场知名度,口碑良好,缴纳了2万保证金,经维库认证中心严格审查。
2. 供应商承诺此料号是“现货” ,如果无货或数量严重不足(实际数量不到显示数量一半),投诉成立奖励您500元。
90
BGA256/0903+
一定原装房间现货
AD6654BBCZ
75
BGA/701
原装正品特价假一罚十
AD6654CBC
1549
BGA/21+
原装现货,假一罚十
AD6654BBCZ
5000
256CSPBGA/22+
只做原装,现货库存,价格优势。
AD6654CBCZ
50000
BGA256/23+
原装现货
AD6654CBC
1549
BGA/2023+
原厂渠道团队,终端实力商家
AD6654CBC
19600
BGA/2022+
供应全新原装元器件 代理分销 特价
AD6654CBCZ
50000
BGA256/23+
原装现货
AD6654BBCZ
4000
BGA/2023+
原装原厂代理 可免费送样品
AD6654CBCZ
5000
256CSPBGA/21+
原装 假一罚十
AD6654CBCZ
50000
BGA256/23+
原装现货
AD6654BBCZ
5071
BGA256/23+
原厂原装现货
AD6654CBCZ
50000
BGA256/23+
原装现货
AD6654BBCZ
500
BGA256/14+
一定原装深圳现货
AD6654CBC
1549
BGA/07+
原厂渠道团队,终端实力商家
AD6654CBC
1549
BGA/22+
原装
AD6654BBC
100000
BGA/2021+
原装现货,可提供一站式配套服务
AD6654CBC
1549
BGA/23+
提供一站式配单服务
AD6654CBC
54
BGA/15+
-
摘要:介绍了新型高性能直接数字下变频(ddc)器件ad6654的主要特性,并以ad公司16位高性能信号处理器adsp-bf533为核心,采用ad6654和数字上变频(duc)器件ad9857成功地实现了vhf跳频电台的发射和接收。着重叙述了adsp-bf533对ad6654进行控制的三种方式:微型口(microport)控制方式、串行外设接口(spi)控制方式和同步串口(sport)控制方式,最后给出了以串行外设接口进行数字下变频控制,从adsp-bf533异步外设接口读取ad6654并行端口数据的电路设计方案。实测结果表明:设计电路性能稳定,测试结果令人满意。 关键词:直接数字下变频 ad6654 adsp-bf533 快跳频 分集合并1 ad6654主要特性简介ad6654是ad公司于2004年推出的一款新型ddc器件,主要特性如下:*片内集成有14位92.16msps adc*中频采样速率达到200mhz*内部2.4v参考电压,模拟输入信号峰-峰值2.2v*模拟信号以差分方式输入,具有跟踪、保持性能*可同时处理4/6路宽带载波信号图1 *具有可编程的抽
ad6654是一个宽带中频到基带的解调器。为了验证其特性,基于我们的现有条件,将其接成如图1所示的形式。即:首先,用dtv调制器生成射频dtv信号,然后用高频头将其变为中频,例如,36mhz,接着,利用ad6654由if转换为基带信号,最后,再用激励器调制成射频。这样,就可以用一个频谱仪测量出其数字特性,用dtv接收机观察出其效果。 基带解调器整体设计 系统硬件设计如图2所示。此电路结构比较简单,性能优良。 此设计中关键技术是将中频信号直 接变成基带,但是不解码。其中关键器件是ad6654。 ad6654是由一个14bit,92.16msps的高速adc和6通道多模式数字下变频单元组成的混合中频信号转基带接收器。其中包含6路独立的数字下变频和多级抽取滤波器。每个通道数字下变频部分由nco和混频器组成,nco作为本振,能产生-clk/2至clk/2范围的频率,其中clk是输入时钟频率。此芯片将adc输出的信号经混频器与nco产生的正余弦信号相乘得到数字i、q信号,然后经多级抽取滤波器滤波得到较好的i、q信号。此芯片的组成框图如图3所示。 ad6
sp完成fft/ifft变换和qam/qpsk调制解调。 本系统丰要由4部分组成:dsp、fpga、正交数字上变频器(quadrature digital upconverter)、正交数字下变频器(quadrature digital downconverter)。系统硬件结构如图2所示。图中,d表示数据总线,a表示地址总线,c表示控制总线,l表示链路口数据线,字母后面的数字表示总线的位数。50 mhz晶振为两片dsp及fpga提供时钟信号,32.768 mhz高稳定度品振为ad9857和ad6654提供高质最的时钟信号。复位芯片max6708控制dsp、fpga、ad9857、ad6654和 stl6c550的复位。 dsp完成qam或qpsk的调制解调和fft/ifft变换。系统所使用的dsp是adi公司的tiger sharctslol。该dsp具有以下特性:最高工作频率为300mhz,3.3ns指令周期;6mb片内sram;2个计算模块,每个模块都有1个 alu、1个乘法器、1个移位寄存器和1个寄存器组;2个整型alu,用来提供寻址和指针操作;14个dma控制器;1149.1 i
t/ifft变换和qam/qpsk调制解调 本系统主要由4部分组成: dsp、fpga、正交数字上变频器(quadrature digital upconverter)、正交数字下变频器(quadrature digital downconverter)。系统硬件结构如图2所示。图中,d表示数据总线,a表示地址总线,c表示控制总线, l表示链路口数据线, 字母后面的数字表示总线的位数。50 mhz晶振为两片dsp及fpga提供时钟信号,32.768 mhz高稳定度晶振为ad9857和ad6654提供高质量的时钟信号。复位芯片max6708控制dsp、fpga、ad9857、ad6654和st16c550的复位。 图2系统硬件结构 dsp完成qam或qpsk的调制解调和fft/ifft变换。系统所使用的dsp[2]是adi公司的tiger sharc ts101。该dsp具有以下特性: 最高工作频率为300 mhz,3.3 ns指令周期;6 mb片内sram;2个计算模块,每个模块都有1个alu、1个乘法器、1个移位寄存器和1个寄存器
摘要:介绍了新型高性能直接数字下变频(DDC)器件AD6654的主要特性,并以AD...
AD6654是一个宽带中频到基带的解调器。为了验证其特性,基于我们的现有条件,将其接成如图1所示的形式。即:首先,用DTV调制器生成射频DTV信号,然后用高频头将其变为中频,例如,36MHz,接着,利用AD6654由IF转换为基带信号,最后,再用激励...