维库电子市场网-十六年专注打造电子元器件采购网

对数放大器AD8310的介绍

果需要反向终端，ad8310的输出应与之串联，图4为驱动电缆时的输出响应，这时负载上的斜率可达到12mv/db。有时它也用于驱动无远程终端的电缆，但此时的对数斜率不可能再降低。 内部为直流耦合的ad8310很适合那些需要对直流输入进行处理的一些特殊场合，但为保证第一级的适当偏置，ad8310的差动输入必须高于2v，这超过了com的电位。通常，ad8310的输入信号都是以地为参考的单边信号，因此必须为信号供参考点的转变和单端到差动的转换，从而使其正确驱动ad8310的输入。图5是一种如何利用ad8138差动放大器来实现以中值电压为参考的参考点的转变和单端到差动的转换电路。该电路由4个499ω的电阻建立了一个增益整体。当在ad8138的vcom管脚加以2.5v（可由参考电压的电阻分压获得）电压时，ad8138可输出2.5v的共模电压，其差动输出可直接用来驱动ad8310的1.1kω的输入阻抗。此时，必须对ad8138的失调电压进行调整。若在oflf管脚加以1.9v左右的理论电压，ad8310内部的失调补偿电路就会失去作用。因此，对ad8138的偏置调整可同时调整两个器件的失调电压。调整的过程是把

12b双通道高速A/D转换器AD9238的原理及应用

reft和refb分别提供了内部正负差分电压参考。 他们定义了adc内核的电压范围，有关的关系如下： 内部电压参考（vref）的范围是0．5～1．0 v，按照上述关系，外部电压输入范围为1．0～2．0 v。当ad9238工作在最大的输入范围时(2vp-p模式时），可以获得最大的rsn（信噪比）性能，当工作在1vp-p模式时，rsn会下降3 db。 如前所述，ad9238可以采用单端或者差分模拟输入。当工作在差分输入模式时，会有比较好的性能。这时建议采用ad公司的差分运放ad8138作为adc的驱动芯片。当ad9238工作在单端输入模式时，adc的性能会有所下降（如sfdr和s nr指标），但是比较适合低成本的应用，这时还是可以保证比较好的性能。 3．2时钟信号 高速的adc对时钟的占空比很敏感，一般来说需要有50％（±5％）的占空比。ad9238给每个通道单独提供时钟（管脚clk＿a和clk＿b），当2个通道的采样时钟同频同相时会有比较好的性能，当2个通道不同步时性能会有所下降。 ad9238-65内部有

ADC信噪比的分析及高速高分辨率ADC电路的实现

定的谐波失真外，还存在主要集中在低频段的1／f噪声和较宽频带内的白噪声。这些噪声和谐波失真都降低了运放的信噪比snr和有效位数enob。当运放的snr不明显优于甚至低于adc的snr时，它带来的噪声是不容忽视的，对于高分辨率adc电路，甚至是不能接受的。而作为无源器件的变压器，一般认为它的噪声和谐波失真是微乎其微、可以忽略的。因此，本电路的输入电路采用变压器交流耦合方式，选用mini-circuits公司的变压器t4-6t。 为进行比较，同时也提供运放直流耦合方式，采用adi公司的低噪运放ad8138。根据ad8138的关参数，计算得到的ad8138输出的总谐波失真和热噪声之和大于1lsb。该指标可能导致无法满足电路热噪声不大于1．50lsb的设计要求，并带来更大的谐波失真。因此可预知，采用ad8138时，adc电路的有效位数enob会比采用变压器时的有效位数enob有所下降，甚至达不到设计要求。 2．1．3 adc输出电路 adc的模拟输入和数据输出之间存在少量的寄生电容，adc数据输出线上的噪声会通过这些寄生电容耦合到模拟输入端，导致adc的snr和有效位数enob下降。为解决这一问

ADC信噪比的分析及高速高分辨率ADC电路实现

有一定的谐波失真外，还存在主要集中在低频段的1／f噪声和较宽频带内的白噪声。这些噪声和谐波失真都降低了运放的信噪比snr和有效位数enob。当运放的snr不明显优于甚至低于adc的snr时，它带来的噪声是不容忽视的，对于高分辨率adc电路，甚至是不能接受的。而作为无源器件的变压器，一般认为它的噪声和谐波失真是微乎其微、可以忽略的。因此，本电路的输入电路采用变压器交流耦合方式，选用mini-circuits公司的变压器t4-6t。 为进行比较，同时也提供运放直流耦合方式，采用adi公司的低噪运放ad8138。根据ad8138的关参数，计算得到的ad8138输出的总谐波失真和热噪声之和大于1lsb。该指标可能导致无法满足电路热噪声不大于1．50lsb的设计要求，并带来更大的谐波失真。因此可预知，采用ad8138时，adc电路的有效位数enob会比采用变压器时的有效位数enob有所下降，甚至达不到设计要求。 2．1．3 adc输出电路 adc的模拟输入和数据输出之间存在少量的寄生电容，adc数据输出线上的噪声会通过这些寄生电容耦合到模拟输入端，导致adc的snr和有效位数enob下降。为解决这一问

基于USB2.0总线的高速数据采集系统设计

主要是控制时序，时钟分频等。fifo主要是起着高速数据缓冲作用，当fifo半满时，数据开始向usb主机发送。我们采用的是同步fifo，时钟信号接ifclk，当fifo的/rd信号和/oe信号有效时，每个ifclk上升沿就输出一个数据；当fifo的/wr信号有效时，ifclk上升沿就读进一个数据。ad9238的20mhz时钟信号是通过cpld分频所得。当程序使能ad9238的/oeb_a和/oeb_b信号时，ad9238双通道开始进行数据采集并向fifo写数据。系统前端的调理电路采用的是ad公司的ad8138，该放大器具有较宽的模拟带宽（320mhz,-3db,增益1），而且可以实现将单端输入变成差分输出的功能。此项功能在现代高速模数变换电路中非常有用，因为几乎所有的高速a/d芯片都要求模拟信号为差分输入，虽然部分芯片的手册中提到对于单端输入信号也可使用，但这样一来会使a/d转换结果的二次谐波增大，降低信噪比(snr)。ad8138很好的解决了这个问题，用户可以很容易的将单端信号转换成差分输出而不必使用变压器，并且它的输入阻抗高达6mω，可以直接与输入信号相连而省略隔离放大器，大大精简了电路结构。图

AD8138单端至差分转换驱动AD7352的差分输入

AD8138

易于使用的单端至差分转换；可调输出共模电压；外部可调增益；低谐波失真：当5MHz负载达到800Ω时第2谐波94dBc，第3谐波小于－114dBc；当20MHz负载达到800Ω时第2谐波－87dBc，第3谐波85dBc；3dB带宽为320MHz，G＝＋1；快速建立时间16ns达0.01%；转换率150V/μs；超速传动恢复时间为4ns；低输入电压噪声为5nV/i；1mV典型失调电压；电源范围宽＋3～±5V；0.1dB增益平直度为40MHz；低功率5V时90mW；提供8引脚SOIC封装

ADI推出无线通信应用16位ADC，信噪比达79dB

具有ad9446客户所希望的宽带宽、高速率、高线性度和低功耗。” ad9460和ad9461具有85dbfs的本底噪声、79db的snr和16bit性能(微分线性误差dnl为±0.5lsb时)。输入频率为170mhz时其优良的无杂散动态范围(sfdr)为92db，当输入频率为250mhz时则为88db。这两种adc都包含一个集成的输入缓冲器以隔离adc的输入，从而无需功耗达1w的外部缓冲器，这样无论用变压器还是放大器都很容易驱动adc。 当需要选择用作信号放大或者从单端到差分转换的输入放大器时，ad8138和ad8139适合于以基带输入频率(<100 mhz)驱动ad9460和ad9461，而ad8352适合以中频采样频率(>100 mhz)工作性能优良的输入放大器。ad9460和ad9461灵活的2～4vpp输入电压范围允许设计工程师根据它们的采样速率和输入频率优化snr和sfdr指标。 这两种adc属于具有优异的信号噪声抑制功能力、高分辨率和高速采样速率adc系列的新成员。该系列首款adc ad9446于去年5月发布并且于同年10月量产。 ad9460和ad9461 adc现在可提

烦劳高手推荐一个3.3V的AD

新决定还是用ad7452或7450又冥思苦想了一下午，决定还是用ad7452或ad7450，这是adi公司的两个全差分adc芯片，后者速度更快一些。如图adi7452中的图34那样，原始信号和有效信号的p-p值都是2*vref，这样就不用再弄出个vref/2来接在负输入端了。不知道两位大牛觉得用该方法来处理双极性信号可否？该资料上也提供了将单极或双极性信号转换成差分输入的芯片，如图29中的ad8138，但是查了这种片子还蛮贵的，好几个美金呢。上午提问的那3个常识性的问题还请两位大牛帮忙解答一下，不胜感激。

MSPS级的AD有没有单输入的？

没有单端输入的，只有差分输入的使用ad8138完成单端转差分的任务