存储dsp初始化的寄存器值。d0~d7是yuv数字信号。其具体工作流程：将ccd图像传感器采集的模拟信号经cxa2096n进行相关预处理后，相应数字信号经vin引脚传给dsp(cxd3142)，dsp接收数字信号后，利用其内部ae／awb检测电路、同步信号产生电路、外同步电路以及相关算法对其进行相关处理，处理完成后在行(h引脚)、场(v引脚)信号及时钟信号(pclk)的控制下将8位数字信号经过d0~d7引脚传给fpga模块进行相关处理。通过引脚sck、si、so、xcs串口通信，通过csrom、casi、csaso、casck引脚与外部eeprom通信，实现dsp相关的初始化。此外，io引脚输出经dsp处理过的复合视频信号，通过相关接口直接在crt显示器上显示图像处理结果。 2．3．3 fpga模块 为了实现实时预处理数字视频信号数据，增加系统扩展性，该系统设计扩展一片由xilinx公司生产的基于90 nm工艺制造的spartan3e系列fpga，其型号为xc3s250e-pq208-4c，此fpga具有较高的性价比，其内有25万个系统门，5508个逻辑单元(lc)，612个可配置
存储dsp初始化的寄存器值。d0~d7是yuv数字信号。其具体工作流程：将ccd图像传感器采集的模拟信号经cxa2096n进行相关预处理后，相应数字信号经vin引脚传给dsp（cxd3142），dsp接收数字信号后，利用其内部ae/awb检测电路、同步信号产生电路、外同步电路以及相关算法对其进行相关处理，处理完成后在行（h引脚）、场（v引脚）信号及时钟信号（pclk）的控制下将8位数字信号经过d0~d7引脚传给fpga模块进行相关处理。通过引脚sck、si、so、xcs串口通信，通过csrom、casi、csaso、casck引脚与外部eeprom通信，实现dsp相关的初始化。此外，io引脚输出经dsp处理过的复合视频信号，通过相关接口直接在crt显示器上显示图像处理结果。 2.3.3 fpga模块 为了实现实时预处理数字视频信号数据，增加系统扩展性，该系统设计扩展一片由xilinx公司生产的基于90 nm工艺制造的spartan3e系列fpga,其型号为xc3s250e-pq208-4c,此fpga具有较高的性价比，其内有25万个系统门，5508个逻辑单元（lc），612个
联系人：
联系方式：
