ds92lv1212供应商_ds92lv1212中文资料_ds92lv1212PDF下载地址价格行情【维库电子市场网】

序号元器件名功能描述生产厂商资料下载
DS92LV1212 16-40 MHz 10-Bit Bus LVDS Random Loc... NSC DS92LV1212PDF下载
DS92LV1212 16-40 MHz 10-Bit Bus LVDS Random Loc... NSC [National Semiconductor] DS92LV1212PDF下载
DS92LV1212A 16-40 MHz 10-Bit Bus LVDS Random Loc... NSC DS92LV1212APDF下载
DS92LV1212A 16-40 MHz 10-Bit Bus LVDS Random Loc... NSC [National Semiconductor] DS92LV1212APDF下载
DS92LV1212AMSA 16-40 MHz 10-Bit Bus LVDS Random Loc... NSC DS92LV1212AMSAPDF下载
DS92LV1212AMSA 400Mbps Deserializer 1 Input 10 Outp... DS92LV1212AMSAPDF下载
DS92LV1212AMSA 16-40 MHz 10-Bit Bus LVDS Random Loc... NSC [National Semiconductor] DS92LV1212AMSAPDF下载
DS92LV1212TMSA 16-40 MHz 10-Bit Bus LVDS Random Loc... NSC DS92LV1212TMSAPDF下载
DS92LV1212TMSA 16-40 MHz 10-Bit Bus LVDS Random Loc... NSC [National Semiconductor] DS92LV1212TMSAPDF下载
DS92LV1212AMSAX IC LINE RECEIVER, PDSO28, SSOP-28, L... NSC DS92LV1212AMSAXPDF下载

更多>

历史最低报价：￥0.0000 历史最高报价：￥0.0000 历史平均报价：￥0.0000

基于FPGA和LVDS技术的光缆传输技术
vds的接口设计，由于传输数据速度很高，因此应按照高速电路的要求进行设计，所有布线应尽量短，传输线路阻抗匹配。传输模块发送端工作时首先由fpga给ds92lv1021的使能端den及tclk-r／f触发沿选择高电平，并向tclk引脚输出20 mhz的工作时钟，接着ds92lv1021将从fpga处接收到的ttl并行信号转换为lvds标准的串行信号，再由do一及do+输出至clc001驱动器，经电光转换后，由光缆传输至接收板电路，并由接收电路的光电转换器送至clc012，从而补偿已衰减的信号，再由ds92lv1212解串器还原出10位并行数据及l位时钟位。图2为发送电路原理图。传输模块接收端主要由clc012均衡器及ds92lv1212解串器组成。ds92lv1212的d00~d09将还原出的并行数据输出，rclk为还原出的同步时钟，refclk为解串器的工作时钟，由fpga给出。 5 软件设计系统上电后，测试台先向采编器发出读数命令，采编器接到命令后，以l mb／s的速度输出8位并行数据，而lvds传输器件最低工作速度为16 mb／s，为了实现速度匹配与自适应，该系统设计采用

相关搜索：

买家服务：

卖家服务：

维库电子市场网-十六年专注打造电子元器件采购网