ds92lv1224供应商_ds92lv1224中文资料_ds92lv1224PDF下载地址价格行情【维库电子市场网】

序号元器件名功能描述生产厂商资料下载
DS92LV1224 40-66 MHz 10 Bit Bus LVDS Serializer... NSC DS92LV1224PDF下载
DS92LV1224 30-66 MHz 10 Bit Bus LVDS Deserializ... NSC [National Semiconductor] DS92LV1224PDF下载
DS92LV1224 40-66 MHz 10 Bit Bus LVDS Serializer... DS92LV1224PDF下载
DS92LV1224TMSA 40-66 MHz 10 Bit Bus LVDS Serializer... NSC DS92LV1224TMSAPDF下载
DS92LV1224TMSA 30-66 MHz 10 Bit Bus LVDS Deserializ... NSC [National Semiconductor] DS92LV1224TMSAPDF下载
DS92LV1224TMSA 40-66 MHz 10 Bit Bus LVDS Serializer... DS92LV1224TMSAPDF下载
DS92LV1224TMSAX 暂无描述 NSC DS92LV1224TMSAXPDF下载
DS92LV1224TMSAX DS92LV1224 30-66 MHz 10 Bit Bus LVDS... National Semiconductor Corporation DS92LV1224TMSAXPDF下载
DS92LV1224TMSA/NOPB 660Mbps Deserializer 1 Input 10 Outp... DS92LV1224TMSA/NOPBPDF下载

更多>

历史最低报价：￥0.0000 历史最高报价：￥0.0000 历史平均报价：￥0.0000

视频信号数字化光纤传输实验装置的研制
定为32mhz,由fpga提供。信号由ain管脚输入，d0~d7输出转换后的8位二进制数据。stby和three-state脚接地，以保证芯片正常工作。clapmin接地，把消隐电平钳位为0电平，其电路如图4所示。图4 a/d转换电路 2.4 信号发送部分由fpga处理后的数据要通过光纤发送，不需先将并行数据转换为串行数据，再将串行数据转换为光信号。 2.4.1 并/串转换电路采用串化器ds92lv1023集成芯片实现，电路如图5所示，其对应接收端由解串器ds92lv1224集成芯片完成。ds92lv1023可以将10位并行数据转换为串行差分数据流，该差分数据流可以由ds92lv1224还原为10位的并行数据。这一组芯片内部有锁相环，可以为数据输出自己匹配时钟。串化器lv1023参考时钟选为32mhz,数据在该时钟频率下输入，其芯片内部匹配产生数据输出时钟，每一个10位并行数据转换为12位串行数据，其中多出一个起始位和一个终止位，所以有效频率为320 m.解串器的参考时钟定为16mhz,以满足数据传输需求。图5 并/串转换电路图由于视频信号是实时不断

DS92LV1224
具有300～660Mbit/s吞吐率的30～66MHz单1：10串并转换器；具有嵌入式时钟用于特殊噪声抗扰低EMI的Robust总线LVDS串行数据传输；时钟恢复从PLL锁存至随即数据模式；保证连接点每一个数据传输周期；低功耗<300mW(标准值)、66MHz；单差分线对消除多通道偏斜，同步模式和锁指定，当电源关闭时高阻抗驱动器输出；可编程边缘触发时钟；小型28引脚SSOP封装