带有此标记的料号：
1. 表示供应商具有较高市场知名度，口碑良好，缴纳了2万保证金，经维库认证中心严格审查。
2. 供应商承诺此料号是“现货” ，如果无货或数量严重不足(实际数量不到显示数量一半)，投诉成立奖励您500元。
7
QFP/9801+
-
116
QFP160/17+
QQ询价原装真实库存现货热卖
2700
QFP/2403+
FPGA芯片现货增值服务商 ，欢迎咨询
812
BGA/26+
xilinx嵌入式分銷商
542
BGA/23+
FPGA+AI解决方案商
EPM7192SQC160
100000
QFP/-
现货库存，如实报货，价格优势，一站式配套服务
EPM7192SQC160-15N
10
TQFP/2010+
一定原装
EPM7192SQC160-10
1000
BGA/20+
代理渠道，原装现货
EPM7192EGI160-15
5000
-/23+
的XILINXALTERA分销商原装长期供货
EPM7192SQC160-15N
10050
-/25+
全新原装深圳现货
EPM7192EGI160-20
2865
BGA/1608+
特价特价全新原装现货
EPM7192QC16015
203060
-/24+
一站配齐 原盒原包现货 朱S Q2355605126
EPM7192SQC160-10
2879
QFP160/23+
原装优势公司现货
EPM7192EQI160-20
2800
PQFP160/24+/25+
只做原装
EPM7192EGC160-12
6000
BGA/24+
原装现货，量大可发货
EPM7192SQI160-10
6800
QFP/25+
只做原装现货
EPM7192
47257
-/22+
-
EPM7192
338
-/-
公司现货，进口原装热卖
EPM7192
3588
-/-
原装 部分现货量大期货
EPM71921SQC160-15
25000
-/-
原装 部分现货量大期货
EPM7192E
Programmable Logic Device Family
ALTERA
EPM7192EPDF下载
EPM7192E
Programmable Logic Device Family
ALTERA [Altera Corporation]
EPM7192EPDF下载
EPM7192S
Programmable Logic Device Family
ALTERA
EPM7192SPDF下载
EPM7192S
Programmable Logic Device Family
ALTERA [Altera Corporation]
EPM7192SPDF下载
EPM7192EGC160-7
Electrically-Erasable Complex PLD
ETC
EPM7192EGC160-7PDF下载
EPM7192EGI160-7
Electrically-Erasable Complex PLD
ETC
EPM7192EGI160-7PDF下载
EPM7192EQC160-7
Electrically-Erasable Complex PLD
ETC
EPM7192EQC160-7PDF下载
EPM7192EQI160-7
Electrically-Erasable Complex PLD
ETC
EPM7192EQI160-7PDF下载
EPM7192SQC160-7
CPLD MAX 7000S Family 3.75K Gates 19...
Altera
EPM7192SQC160-7PDF下载
EPM7192EGC160-10
Electrically-Erasable Complex PLD
ETC
EPM7192EGC160-10PDF下载
综合旁瓣抑制系数，从而达到抑制旁瓣的效果。该算法是在脉冲压缩的基础上实现的，对dsp的运算量和时间不产生附加影响。积累积累采用滑窗积累法，计算量较少，ts101实现有较大时间富余。实际要求至少35帧积累，每个周期i、q两路共2×3200点，需约2×3200×35=224k字节的存储空间。因此分别在dsp3、dsp4完成积累运算。 cpld产生复位信号和并-串转换功能的实现复位信号产生tigersharc dsp的上电复位式较为特殊，在设计时应充分引起重视，本系统采用altera公司的cpld epm7192产生上电复位波形和时序控制。上电复位波形要求如图3所示。这里应当注意：tstart_lo在供电稳定之后，必须大于1ms;tpulse1_hi必须大于50个系统时钟周期，小于100个系统时钟周期；tpulse2_lo必须大于100个系统时钟周期。dsp上电后的正常复位：低电平持续时间必须大于100个系统时钟周期。并-串转换功能的实现并行数据由dsp送至cpld，通过cpld将其转换为串行数据按某固定波特率发送。经试验用max+plusii支持的ahdl语言编写的程序实现并-串转换功能，具有灵活、简
输入率可达3.23msps，而经它上变频调制的信号的输出率呆达52msps，输出的中频载波频率在10－20mhz之间。它是一个重要特性是可以通过改变内部寄存器的值从而改变整个芯片的工作方式和状态，我们可以通地软件改变调制的方式、基带信号的输入速率、载波的中心频率、输入和输出数据的格式、同步方式等；另外hsp50215中有两个（i、q两路通道）可编程的256阶滤波器，它具有整形和插值的功能。 2.4 全局控制器cpld 整个系统的所有控制逻辑由一片cpld器件（altera公司的的epm7192）承担，其控制对象包括s5933的addon接口、外部fifo、hsp50215的控制接口hsp50214b的控制接口。全避控制器主要完成以下任务：设置hsp50215内部寄存器；实现基带数据主机内存与hsp50215输入通道之间的传输以及实现基带数据主机内存与hsp50214b输入通道之间的传输。对于下变模块，由于解调的过程存在相位和载波同步的问题（由hsp50210完成），所以在系统的工作过程中要在线改变hsp50214b内部寄存器，设计控制逻辑中要着重考虑。对于变频模块，由于调制过程中不存
，在满足速度要求的前提下，尽可能实现面积优化。因此，本文结合在设计超声探伤数据采集卡过程中的cpld编程经验，提出串行设计、防止不必要锁存器的产生、使用状态机简化电路描述、资源共享，利用e2prom芯片节省片内资源等方法对vhdl电路进行优化。 1 vhdl电路优化设计的方法 优化设计是可编成逻辑设计的精华所在，如何节省所占用的面积、如何提高设计的性能是可编成逻辑设计的核心，这两点往往也成为一个设计甚至项目成败的关键因素。下面结合超声探伤数据采集卡设计过程中，并基于altera公司的epm7192 cpld芯片的编程经历来论述vhdl电路的优化方法。 1.1 采用串行设计代替并行设计 串行设计是指把原来单个时钟周期内完成的并行操作的逻辑功能分割出来，提取相同的功能单元，在时间上分时复用这些功能单元，在满足系统速度要求的前提下，用多个时钟周期来完成单个时钟周期即可完成的功能。 根据项目的要求，超声探伤数据采集卡要有5个模拟通道，每隔125μs就会采集到330个点。如果等5个超声通道采样结束后再进行数据处理和传输，几乎是不可能满足该超声探伤系统的实时性要求，而且数据量也远远
联系人：
联系方式：
