pe65508供应商_pe65508中文资料_pe65508PDF下载地址价格行情【维库电子市场网】

一种基于PCI IP核的码流接收卡的设计
在操作和使用上要方便，在设计上要求结构紧凑、接口简单、性能可靠、易于升级。系统硬件框图如图１所示。从图中可以看出，由于使用了fpga及pci ip核，使整个硬件电路显得特别简洁。它主要由dvb码流输入模块和核心控制模块组成。串行dvb传输流经同轴电缆进入dvb码流输入模块，转换为8位并行输出。核心控制模块对并行数据进行缓存，并采用dma方式传输给pci总线，完成本地总线和pci总线的可靠通信。dvb码流输入模块本文选用asi接口。asi信号由同轴电缆经bnc接头输入，经过互感(用pe65508芯片)转换为pecl(正向发射极耦合逻辑)差分电平信号，再经过耦合电路，到达cy7b933的差分线输入端。 cy7b933是cypress公司的一种用于点对点高速串行数据通信的接收芯片，它完成码流输入模块的核心功能。它有三种工作模式，这里选用它的解码模式对输入信号进行8b/10b解码和串并转换。最后输出经过字节对齐的8位并行tll信号，输出的信号包括 mpeg-2传输流和作为同步字使用的逗号字符(在8b/10b传输码规则中定义为 k28.5专用字符)，其输出速率恒定为27mbps。 740)t
基于Altera ASI IP核的ASI 发送卡实现
和27m 的asi 输入时钟信号。这就要求把这两个不同频率的时钟同步。fifo 在两个不同的时钟下工作，数据的输入和输出分别使用不同的时钟。这就实现了时钟的隔离和无缝连接。fifo 采用32 位输入、8 位输出,分别与pci 的数据宽度和asi ip 核的输入数据宽度相一致。asi ip 核实现8 位数据到10 位的编码。其中asi ip 核的参考时钟为27m，输出时钟是270m。采用外部锁相环，27mhz 时钟频率有晶振产生，通过锁相环产生270m 的时钟，用于asi 接口的数据输出。pe65508 实现耦合和阻抗匹配，最终经bnc 插头发送出去。 3．2 asi ip 核的生成 asi 编码的实现采用quartus 6.1 直接生成，进行仿真验证。 asi 接口的生成。ip 核首先需要安装，可以从altera 网站上下载。安装之后，打开 quartus 6.1 新建工程之后，点击tools 菜单里面的megawizard plug－in maneger，选择创建一个新的宏函数变量，按步骤一步步生成asi 文件。可以选择器件和生成文件语言，分别选择cyclone ⅱ和

维库电子市场网-十六年专注打造电子元器件采购网

pe65508供应商优质现货

pe65508PDF下载地址

pe65508价格行情

pe65508中文资料

一种基于PCI IP核的码流接收卡的设计

基于Altera ASI IP核的ASI 发送卡实现

pe65508替代型号

维库电子市场网-十六年专注打造电子元器件采购网

pe65508供应商优质现货

pe65508PDF下载地址

pe65508价格行情

pe65508中文资料

一种基于PCI IP核的码流接收卡的设计

基于Altera ASI IP核的ASI 发送卡实现

pe65508替代型号

我要上传PDF

建议反馈