tms320c542供应商_tms320c542中文资料_tms320c542PDF下载地址价格行情【维库电子市场网】

DSP在脱机视频编/解码系统的应用
主观评价效果。压缩的数据率是由输入的数据率和被选择的压缩率决定的，靠与之相连接的片外dsp或主机根据当前场统计特性计算量化步长值。adv611能获得近乎稳定的压缩比特率，片内集成了数字视频接口、主机接口和在片sram等，主要应用于闭路电视等。在本脱机视频图像编/解码系统中，dsp作为控制核心，一方面要管理adv611、存储器、外围控制单片机和通信接口，另一方面要对adv611的图像压缩效果进行调节，对数据速率实时控制。dsp如何能高效地完成这些控制任务，是本视频编/解码系统实现的关键。由于tms320c542具有高速的运算能力和丰富的接口资源，是一种集数据处理和通信功能于一体的高速微处理器，所以本系统的dsp选择了tms320c542. 1 系统总体结构图1给出了系统总体结构框图。在图1中，原始pal制式的视频信号经过图像采集端的视频a/d转化为ccir656格式（8位27mhz）的数据流，再通过adv611.a进行小波压缩编码。dsp.a从adv611.a中读出图像数据并且在数据存储器中缓存，根据通信设备的速率，dsp.a通过通信串行接口将压缩编码的图像数据通过用户的通信设备发送到图像回
TMS320C542在脱机视频编/解码系统中的应用
摘要 介绍利用高速微处理器tms320c542实现脱机视频编/解码系统的控制核心的方法。这个设计方法利用和扩展了tms320c542芯片的接口资源，结构清晰、性能高效，成功地满足了视频系统实时处理大量图象数据的性能需要。关键词： dsp 微处理器可编程逻辑器件视频编/解码视频图象编/解码的目的一方面要将模拟视频信号转化为数字信号来传输，另一方面，由于单纯的视频模数转换所得到的图象数据量非常庞大，必须应用图象压缩技术减少数据量。在图象编/解码领域有两种实现方式，一种是基于微机平台的实现方式，图象数据通过微机软件或者是利用基于微机总线的图象处理卡进行压缩编码，并且可以通过pc网络进行数据传输。另一种方式抛开了微机平台，应用dsp为主的微处理器算法对图象进行压缩/解压缩的编/解码处理。后一种方式构成的系统被称为脱机图象系统。脱机图象系统由于设备体积小，应用灵活简便，受到广泛的关注。随着微处理技术的发展，专用的图象压缩/解压缩asic芯片涌现，图象处理算法已经集成于asic中，这就简化了脱机图象系统的设计实现。虽然专用图象压缩/解压缩芯片已经集成了编/解码的算法，但是图象压缩效果的实时
基于DSP的微弱信号检测采集系统设计
很微弱，其幅值只有几个μv，并且淹没在大量的随机噪声中。此种情况下，一般的采集系统和测量方法无法检测该信号。本采集系统硬件电路针对微弱小信号，优化设计前端调理电路，利用测量放大器有效抑制共模信号（包括直流信号和交流信号），保证采集数据的精度要求。针对被背景噪声覆盖的微弱小信号特性，采用简单的时域信号的取样积累平均方法，有利于减少算法实现难度。 dsp芯片因其具有哈佛结构、流水线操作、专用的硬件乘法器、特殊的dsp指令、快速的指令周期等特点，使其适合复杂的数字信号处理算法。本系统采用ti公司的tms320c542作为处理器，通过外部中断读取adc数据，并实现取样累加平均算法。 1 取样积累平均理论微弱信号检测（weak signal detection）是研究从微弱信号中提取有用信息的方法。通过分析噪声产生的原因和规律，利用被测信号的特点和相干性，检测被背景噪声覆盖的有用信号。常用的微弱信号检测方法有频域信号的相干检测、时域信号的积累平均、离散信号的计数技术、并行检测方法。其中时域信号积累平均是常用的一种小信号检测方法。取样是一种频率压缩技术，将一个高重复频率信号通过逐点取样将随时间变化的模拟
脱机视频图象编/解码系统中高速DSP芯片应用方案
算法对图象进行压缩/解压缩的编/解码处理。后一种方式构成的系统被称为脱机图象系统。脱机图象系统由于设备体积小,应用灵活简便,受到广泛的关注。随着微处理技术的发展,专用的图象压缩/解压缩asic芯片涌现,图象处理算法已经集成于asic中,这就简化了脱机图象系统的设计实现。虽然专用图象压缩/解压缩芯片已经集成了编/解码的算法,但是图象压缩效果的实时调节、数据速率的控制和图象数据的传输仍然需要高速微处理器加以控制实现。本文主要从硬件设计角度,介绍在一个脱机视频图象编/解码系统中,高速dsp芯片tms320c542的设计应用。 1 tms320c542的外围接口功能 tms320c542是美国ti公司c54x系列dsp中的一款。它是16位定点运算的高速微处理芯片,运算速度为40mips,工作电压为5v,片内ram有10k字,是该系列中片内ram较大的。c542主要的外围硬件接口功能如下： ·并行io接口,包括16位地址线和16位数据线。地址线是单向的输出引脚,数据线为双向引脚。协该接口工作的还有数据区选通信号ds、程序区选通信号ps、io端口选通信号is、存储访问的数据锁存信号mstrb
基于DSP的π/4-DQPSK调制快速位定时捕获算法的设计与实现
ry）信号来获取位定时信息[3]。但是mpsk算法并未很好地解决多普勒频移的初始捕获问题，而且不适合π/4-dqpsk调制方式。文献[4]中的位定时算法跟踪特性好，并且较易实现，然而在频差存在的情况下，校正后容易存在残余频差，受其影响较大。为此本文选用文献[6]提出的算法，该算法在跟踪过程中与频差无关，并可以在较短周期内实现多普勒频移和位定时的联合捕获。随着数字信号处理技术的发展，dsp对数字信号的处理运算精度和速度也越来越高，特别适用于通信等实时运算要求较高的领域，本文采用ti公司出品的tms320c542数字信号算是器实现快速位定时捕获算法。 1 π/4-dqpsk调制的基本原理 π/4-dqpsk调制原理框图和信号星座图分别如图1和图2所示。可以看出：π/4-dqpsk的最大相移为3π/4;带限的π/4-dqpsk的包络波动较小；非线性信道频谱扩散不严重；当有多径衰落存在时，它的工作敏感性小，有利于信号传输[4]。假设载波初相位为0，输出序列为：其中：g（t）为频谱，是平方根升余弦基带脉冲；ω为载波角频率；ts为码元宽度；θ（t）为调制相位。θ（t）=θ（t-ts）+