信号端输出。同时,视频信号端输出还隐含了场同步信号、行同步信号、奇偶场同步信号等信息,因此实际输出的是复合视频信号。 本系统采用mc9s12dgl28b作为处理器,针对信号特点,主要设计思想如下:首先,通过专门的视频同步信号分离芯片lm1881提取复合视频信号的行同步脉冲、消隐脉冲和场同步脉冲,并将它们转换成数字式电平直接输给单片机的中断口作为控制信号。同时采用高速a/d转换器tlc5510对视频信号进行a/d转换,使视频电压模拟信号转换为代表图像灰度的数字信号输出。接着采用fifo存储器upd42280作为视频数据的缓存,在行中断服务函数中对其进行写控制,将a/d转换数据写入其内存中。最后,当一场图像结束时,在场中断服务函数中通过单片机的8位io口将视频数据读回。为了保证数据的稳定,在单片机与fifo存储器之间加了一级74hc245,作为数据缓冲。为保证采集同步,lc5510 upd42280和74hc245采用同一有源晶振作为转换和读写的时钟源。本系统框架如图1所示。 图1 视频采集系统框图 2 系统硬件设计 视频采集系统一场图像时间内的采集数据量决定了成像质量,也就是常说
在科学技术高度发展的现代社会,超高速数据采集处理系统越来越广泛地应用于雷达、通讯、图像、军工以及医疗化工等领域。本文介绍的是一种基于12位闪烁式模/数转换器ad9224、大容量fifo芯片upd42280及高性能浮点型数字信号处理器tms320c32的高速数据采集与处理系统。该系统能对两路信号同时采样,存入fifo缓存器反再按需要由dsp控制进行分时处理。由于缓存的容量较大(256k字节),因此在高达33.3mhz的频率下仍允许对信号连续采样几周波,以保证采样的高度连续。其硬件原理图如图1所示。 1 高速a/d数据采集 a/d变换器选用了ad公司的ad9224。图2为其管脚图,说明如下: 1(clk) 时钟输入 2(bit12) 数据输出最低位lsb 3~12(bit11~bit2) 数据输出 13(bit1) 数据输出最高位msb 14(otr) 数据溢出标志位 15、26(avdd) +5v模拟电源 16、25(avss) 模拟地 17(sense) 参考选择 18(vref) 输入参考选择 19(refc