带有此标记的料号:
1. 表示供应商具有较高市场知名度,口碑良好,缴纳了2万保证金,经维库认证中心严格审查。
2. 供应商承诺此料号是“现货” ,如果无货或数量严重不足(实际数量不到显示数量一半),投诉成立奖励您500元。
2242
BGA/2101+
全新原装现货库存 询价请加 有其他型号也可咨询
2700
BGA/2403+
FPGA现货增值服务商,优势现货
3000
BGA/2318+
主营XILINX全系列FPGA ,欢迎咨询
5620
BGA/23+
国企优质供应商 军*工*认证 公司现货
XC2S300E-4FT256C
9450
BGA/2021+
原装现货。
XC2S300E-6FGG456I
2300
BGA/13+
原装正品特价假一罚十
XC2S300E-4FG456
4252
-/23+
XILINX原厂窗口,华南区一级现货分销商/军用指定合
XC2S300E-6PQG208I
1481
PQFP//ROHS.original
原装现货特价/供应元器件代理经销。在线咨询
XC2S300E-6FGG456I
26505
BGA/23+
全新库存,100原装现货供应
XC2S300E-6PQ208I
4000
208PQFP/2023+
原装原厂代理 可免费送样品
XC2S300E-6FG456C
6177
BGA/23+
只售原装,假一罚十
XC2S300E
762
TRAY/22+/21+
赛灵思管控出货,不涂码
XC2S300E-6PQG208C
7000
QFP208/21+
原装现货
XC2S300E-6FG456C
2879
BGA/23+
原装优势公司现货
XC2S300E-6FG456C
165
BGA/0617+
全新原装,现货库存
XC2S300E-6FGG456C
3168
BGA/23+
原装假一赔十QQ373621633
XC2S300E-4FG456C
1000
BGA/20+
代理渠道,原装现货
XC2S300E-6PQG208C
290
12+/PQFP208
原装现货,支持检测
XC2S300E-6PQG208C
8300
QFP208/21+
原装现货
XC2S300E-6FG456C
1
BGA/22+
全网价保证原装
原理可参见文献[5]、[6]。 除了上述主要模块外,还有通信模块、寄存器堆以及监控和保护等辅助性模块,其中通信模块主要用来与dsp或主机交换数据(见图1)。所有这些模块构成了一个完整的速度随动控制器,并在1片fpga中实现。 3 硬件设计的fpga实现与实验结果 基于矢量控制的高性能异步电机速度控制器设计电路中的所有模块均用硬件语言vhdl进行描述。在源代码通过功能仿真与时序仿真测试后,再经过 synplify软件综合生成edf网表文件,最后在xilinx的fpga(spartanⅱe一xc2s300e)器件中实现,其中器件的布局和布线在xilinx集成开发环境ise5.li中完成。系统资源利用情况如表1所示,整个设计消耗的等效门数约为350 000,基本接近饱和。若考虑到将来的功能扩展,则需要容量更大的芯片,但现有设计可重复利用,无需作较大的修改[7]。 表1 xc2s300e器件的资源利用情况xc2s300e资源使用情况/%gclkslicxlclutflip-flopramdlllob53 0746 9166 1486 14864kb41882(40)3 070(99)6 838(8
延时再输出。这种方法不需要知道具体的电路结构,也元需编写其它代码模块,因此优化更为简便快捷,而且优化效果非常好。 3 滤波器matlab设计的fpga实现 下面以一个简单的低通滤波器设计实例来说明从matlab设计到fpga实现的整个过程。该低通滤波器的系统采样频率为40 mhz,通带截止频率为1 mhz,阻带截止频率为5 mhz,通带内最大衰减为3 db,阻带内最小衰减为40 db,而对相位不作要求。 而其硬件平台上的主要器件有xilinx公司的spartan2e系列30万门fpga芯片xc2s300e及prom器件xc18v04,模数转换芯片则采用ad公司的ad9218,数模转换芯片选用ad公司的ad9765,另外,还有40 mhz晶振等。其系统框图如图1所示。 3.1 matlab设计 matlab设计的具体代码如下: 这样,在运行之后,便可得到: 图2是由系数b和a绘出的幅频特性曲线。 下面是递推算法的matlab描述: 若以输入分别为0.5 mhz、3 mhz、6 mhz的正
de,讨论picoblaze的编程方案和应用设计实例;列举几种picoblaze的应用方案。 关键词:picoblaze 微处理器 知识产权内核1 概述picoblaze 8位微处理器是xilinx公司为virtex系列fpga、spartan-iitxi系列fpga和coolrunner-ii系列cpld器件设计嵌入式专用ip core。它解决了常量编码可编程状态机(kcpsm)的问题。这一模块只占用spartaniie的76个小区(slice),占最小的xc2s50e器件9%的资源,占xc2s300e器件不到2%的资源。在这一模块中还包括一个用于存储指令的由block ram组成的rom,最多可存储256条指令。picoblaze只用了如此少的资源,但其速度却可达到40mips以上。picoblaze提供49个不同的指令,16个寄存器(cpld为8个),256个直接或间接的可设定地址的端口,1个可屏蔽的、速率为35mips的中断。它的性能超过了传统独立元器件组成的微处理器,而且成本低,使得picoblaze在数据处理和控制算法领域有着广泛的应用前景 。由于可编程部分也完成嵌入,picobla
ash寄存器接口 本系统扩展4m的flash,映射在ce1空间的低位。flash寄存器选用4mx8的am29lv033c。flash寄存器主要用来导入装载和存储fpga的配置信息。ce1空间被配置成8bit,flash寄存器也是8bit。由于ce1的可利用地址空间小于flash的空间,所以利用fpga可产生3个扩展页。这些扩展的线形地址通过fpga的flash基础寄存器进行定义,复位后的默认值是000。flash寄存器端口如图4所示。 (3)fpga异步寄存器端口 本系统采用xilinx xc2s300e系列fpga来实现视频增强和其他的一些连带功能。在默认模式下,fpga通过tms320dm642的视频端口2输出视频到saa7115。视频编码器fpga有10个定位在ce1空间高位的异步存储寄存器。这些寄存器可实现osd控制寄存器、dma threshold lsb寄存器、dma threshold msb寄存器、中断状态寄存器、中断使能寄存器、gpio方位寄存器、gpio状态寄存器、led寄存器和flash page寄存器。 (4)fpga同步寄存器端口 fpga在ce3地址空间开设同步寄
一定灵活性的高速信号处理平台。处理平台上的设备都可以进行重新配置,将通用化、模块化、标准化的算法单元用软件方式实现,根据系统的实际需要,在软件中添加各种不同算法,可以完成特定的功能,因而可以跨越多种通信标准。当需要从一种标准切换至另一种标准时,处理器能够动态的在软件的主要部分切换[1~5]。 2 系统结构设计 本平台主要针对宽带无线数字通信系统物理层的中频和基带单元的数字信号处理,如图1所示,平台上有两个dsp(adi,tigersharc201),一个fpga(xilinx xc2s300e)和一个cpld(xilinx xcr3256xl208)。依据信号处理各模块的运算特点,以及器件特点,我们将不同的模块选择在不同的器件中完成。fpga设置灵活,但是主频很难做高,通常低于120mhz,适合于处理可并行计算的模块;而dsp主频很高,主要以串行方式执行指令,且dsp支持c语言,所以便于处理通信协议。基于以上特点,fpga适合处理发送端数据以及数字上变频(duc);在接收端适合处理数字下变频(ddc),匹配滤波器,定时同步等其它基带处理模块。dsp适合定时同步,信道估计,fft变换,
[原创]调试中的dm642evm的pcb 板子终于在07年初拿到了,板子的面积约为13×12平方厘米,采用6层板工艺,这一批板子共做了6块,先焊接调试2块吧。拿到板子后才发现设计的稍微小了一点,以至于将dm642和视频解码器saa7115等主要芯片焊上后板子显得有些拥挤,这给后续的测试工作带来了一点小小的麻烦,不过现在这已经完全不是问题了。 这一版的原理图和前面公布的v1.0版本稍有区别,增加了fpga(xc2s300e);替换了原图的线性电源为tps54310、54316;替换了网口芯片为ltx971a;增加了iic接口的pll,简化了时钟设计但本版保留了各部分时钟源;增加了扩展接口并修正了几处错误。 经过半个多月的紧张调试,板子的sdram、flash和uart终于可以正常工作了,视频口的通道2已经调通,但是通道1还有些问题;网口和音频部分还有待于继续调试;由于芯片供货的问题,pll(cy27ee16fzec)和视频da(saa7105)暂时没有买到,所以调试视频ad和其它部分的时钟只好用晶体,还有一根飞线(不要砸我:))。 现在把前一段时间调试的结果公布出来,这次公布的主