带有此标记的料号：
1. 表示供应商具有较高市场知名度，口碑良好，缴纳了2万保证金，经维库认证中心严格审查。
2. 供应商承诺此料号是“现货” ，如果无货或数量严重不足(实际数量不到显示数量一半)，投诉成立奖励您500元。
2196
BGA/2101+
全新原装现货库存 询价请加 有其他型号也可咨询
带有此标记的料号：
1. 表示供应商具有较高市场知名度，口碑良好，缴纳了2万保证金，经维库认证中心严格审查。
2. 供应商承诺此料号是“现货” ，如果无货或数量严重不足(实际数量不到显示数量一半)，投诉成立奖励您500元。
72
BGA/0709+
进口原装现货
5620
QFP/23+
国企优质供应商 军*工*认证 公司现货
12000
BGA/22+
原装深圳现货 ，服务工厂电子料配单,电话 微信同步
880
TQFP/2208+
主营XILINX全系列FPGA ，欢迎咨询
7130
BGA256/2212
XILINX专营价优
XC2S50-5FG256C
8530
BGA/23+
只做原装
XC2S50-5PQ208C
7710
QFP208/23+
进品原装易得支持检测，，QQ281559972 提供配单服务
XC2S50-4FG256C
4252
-/23+
XILINX原厂窗口，华南区一级现货分销商/军用指定合
XC2S50-5FG256C
80000
BGA/23+
原装现货
XC2S50E
50000
QFP144L/21+
价格优势长期供应只做原装支持开票
XC2S50-5TQG144C
1090
TQFP//ROHS.original
原装现货特价/供应元器件代理经销。在线咨询
XC2S50-5PQ208C
500000
QFP208/1617+
全新原装全市场价
XC2S50-5FG256C
8530
BGA/23+
只做原装
XC2S50-5FG256C
80000
BGA/23+
原装现货，实单可谈价
XC2S50-5FGG256C
860
BGA/23+
渠道商，有货，原厂原装，带COC
XC2S50-5FG256C
1411
BGA/22+
FPGA+AI解决方案商
XC2S50E-6TQG144C
360
TQFP/06+
原装现货
XC2S50-5FG256C
8530
BGA/23+
只做原装
xc2s50
Spartan-II 2.5V FPGA Family
xilinx
xc2s50PDF下载
XC2S50E
Spartan-IIE 1.8V FPGA Family
XILINX
XC2S50EPDF下载
XC2S50E
Spartan-IIE 1.8V FPGA Family
XILINX [Xilinx, Inc]
XC2S50EPDF下载
XC2S50ESERIES
Spartan-IIE 1.8V FPGA Family: Introd...
XILINX
XC2S50ESERIESPDF下载
XC2S50-5CS144C
Spartan-II 2.5V FPGA Family:Introduc...
XILINX [Xilinx, Inc]
XC2S50-5CS144CPDF下载
XC2S50-5CS144I
Spartan-II 2.5V FPGA Family:Introduc...
XILINX [Xilinx, Inc]
XC2S50-5CS144IPDF下载
XC2S50-5FG256C
Spartan-II 2.5V FPGA Family:Introduc...
XILINX [Xilinx, Inc]
XC2S50-5FG256CPDF下载
XC2S50-5FG256I
Spartan-II 2.5V FPGA Family:Introduc...
XILINX [Xilinx, Inc]
XC2S50-5FG256IPDF下载
XC2S50-5FG456C
Spartan-II 2.5V FPGA Family:Introduc...
XILINX [Xilinx, Inc]
XC2S50-5FG456CPDF下载
XC2S50-5FG456I
Spartan-II 2.5V FPGA Family:Introduc...
XILINX [Xilinx, Inc]
XC2S50-5FG456IPDF下载
oller area network, can）的简称，是由研发和生产汽车电子产品着称的德国bosch公司开发了的，并最终成为国际标准（iso118?8）。是国际上应用最广泛的现场总线之一。 在北美和西欧，can总线协议已经成为汽车计算机控制系统和嵌入式工业控制局域网的标准总线，并且拥有以can为底层协议专为大型货车和重工机械车辆设计的j1939协议。近年来，其所具有的高可靠性和良好的错误检测能力受到重视，被广泛应用于汽车计算机控制系统和环境温度恶劣、电磁辐射强和振动大的工业环境。 2.3 xc2s50接口板 传统航迹仪使用接口板cdt800，其中包括 am9513计数器与μpd71055i/o接口。cdt800为成品接口板，其计数器am9513相关资料相对有限，且动态初始化要求严格，在实际应用过程中，对系统资源的占用过大，严重影响系统的实时性。 xc2s50接口板包括fpga芯片xc2s50、配置芯片18v01、输出驱动芯片sn74ls244及外部接口电路。其原理图见图2。 接口板的主要功能是：接收s3c44b0x主板通过数据总线发送的数据命令信息（包括：x、y方向的分频值、脉
转换器tps70358 系统中，fpga工作电压为3．3 v和2．5 v，usb接口器件cy7c68013 工作电压为3．3 v，flash工作电压为3．3 v，系统需通过电源器件tps70358将电压转换为3．3 v和2．5 v，为系统各器件提供电源。tps70358是新一代的集成稳压器，是一个自耗很低的微型片上系统，具有极低的自有噪音和较高的电源纹波抑制性能，因此，该器件适用于一块电路板或一片重要器件(如fpga、dsp)供电的电压转换。 2．1．2 现场可编程门阵列(fpga)xc2s50 该系统采用xc2s50型fpga控制各个接口，该器件是xilinx公司生产的sparran ii系列高性能现场可编程门阵列(fpga)，具有如下特点：内置标准jtag接口，支持3．3 v在系统可编程(isp)；3．3 v电源，集成密度为50 000个可用门；引脚到引脚的延时7．5 ns，系统频率高达200 mhz。采用单片fpga实现逻辑控制功能简化电路设计，提高系统可靠性。且xc2s50系统可编程，只需将一根下载电缆连接到目标板上，就可多次重复编程，方便电路调试。 2．1．3 u
y公司的kdm710全彩色液晶显示模块，该模块为5×5英寸、600×600分辨率全彩色液晶显示模块，24位数字rgb输入；两个帧存a和b采用idt公司的71v424l10v高速异步静态ram(读写速度为10ns)。系统采用双帧存轮流操作方法：当dsp向其中一个帧存写像素时，由fpga构成的帧存控制器将另一个帧存中的像素顺序读出，送给amlcd显示；反之亦然。图形显示系统通过idt公司的71v04双口ram接收主机的显示信息。图1中的帧存控制器和视频控制器由xilinx公司的spartanii芯片xc2s50实现。 视频控制器产生kdm710显示模块所需的一些时序控制信号：行同步信号/hsync、场同步信号/vsync、数据使能信号data_en和像素时钟信号dclk等。帧存控制器产生24位rgb颜色数据信号，该rgb数据信号与视频控制器中的时序控制信号相配合，在液晶显示屏上显示出稳定的图形。有关视频控制器的设计方法参见文献[2]。 2 帧存控制器设计 2.1总线切换模块 图2为帧存控制器总线切换模块框图。地址总线通过多路选择器(mux)切换，所有数据总线通过三态门挂在sr
的值0x000a，已经过rounding处理）。xin—loc和yin—loc是mac的输入数据。state—loc和yin—loc是mac的输入数据。cur—state为状态机的状态变化，可以看出，与前面的状态含义和状态机实现策略一致。这里，读写地址在整个运算过程中都占用两个时钟周期是为了保证mac运算的正确完成，当x（k）和计算所得的y（k）写回时，不涉及mac运算，因此，只分配一个时钟周期。 为了确保滤波器以及整个控制系统设计的正确性，我们选用xilinx spartan2的xc2s50系列做fpga验证。首先，在synplify中生成网表文件（edf），然后，通过xilinx ise生成带延时信息的单元网表文件（v）和线延时文件（sdf），用于在vcs中进行后仿真，最后生成fpga下载文件（bit）。xc2s50硬件占用情况如表2所示。表2所示是fpga资源分配表。 该滤波器在光盘伺服控制电路中的应用表明，激 光头的恢复时间、稳态误差等计数参数均满足实际要求。该单元可直接用于伺服芯片的聚焦寻迹模块。 4 结束语 文中介绍了一种通用可配置滤波器的设计和
代码中只须修改一些时序参数就能产生任意时序的波形，具有很好的可重用性。用fpga express 3.5半vhdl代码综合后，通过foundation 3.1i进行布局和布线，用foundation提供的门级仿真工具产生的行扫描时序仿真图如图4所示。 采用fpga技术设计的amlcd控制器，大大减少了电路板的尺寸，同时增加了系统可靠性和设计灵活性。这种用vhdl语言实现现行场扫描时序生成器的方法，具有简便。易读和可重用性强的特点。该amlcd控制器已用xilinx公司的spartanii系列器件xc2s50实现，并在飞机座舱图形显示系统中实现应用。 参考文献:[1]. vga datasheet http://www.dzsc.com/datasheet/vga_2568786.html.[2]. eprom datasheet http://www.dzsc.com/datasheet/eprom_1128137.html.[3]. xc2s50 datasheet http://www.dzsc.com/datasheet/xc2s50_1096648.html.来源:零
于systemc的综合首先是将systemc描述的rtl级电路通过scc综合，综合的结果是生成相应的verilog文件，在这个转变过程中，模块的整体结构被保存，如每一个sc _module被转换成独立的verilog模块，并存放在module_namev文件中；每一个进程（sc_method）被转换成带进程名的always块；变量和端口也以同样的名字在verilog文件中生成。因此，后续流程就与传统设计语言设计的fpga流程连接上了。 本文选用xilinx的spartan2系列的fpga xc2s50pq28对本设计进行验证。软件平台主要使用的是xilinx的集成开发环境ise。其中第三方工具使用了综合工具fpga compilerⅱ，布局布线工具选用的是ise中的webpack suite。 把前面用systemc compiler综合生成的verilog文件倒入ise中，调用fcⅱ(fpga compiler ⅱ)，对代码加约束，包括时间约束、引脚约束、时钟频率等，进行逻辑综合和优化，得到的网表可以以edif格式输出，并与布局布线工具(webpack suite)接口,完成布局布线
有谁用过fpga设计双向口，请看过来请教： 我用xc2s50做时序控制和数据流方向选择。用一片cpld（xc95288)做数据源，产生的数据经过总线驱动器244送给fpga xc2s50的data口（24bits）。当数据写入时，将驱动器打开，data口此时为输入；数据读出时将驱动器关闭，与数据源隔离，将数据经由data口送出。这样 数据线为双向数据线，data口定义为intou口。 现在问题在与 我发控制信号给fpga，读出时 没异常，可是一写入，电源就过流了（电流突然增大）。后来调试中专门将数据写入的程序保流而将读出的那段vhdl程序屏蔽，结果是正常的。所以我很纳闷，问题可能出在什么地方？由于管脚用的多 我连drdy和irdy也用在双向口里 响吗？ 有什么需要配置的吗？还是有什么要改的？以前用cpld没碰到这中情况。谢谢
想买一个开发板，价格一样的xc2s50和epf1k50选哪个呢？
我用的eda3.3＋xc2s50 还有片液晶840元感觉一般
protel dxp做fpga时一个简单的问题，请教绘制原理图时，选用的是原装库里自带的fpga（xc2s50），但是原装库的器件省略了很多固定功能的管脚，如gnd，vccint，jtag口等，不知道对画pcb有没有影响，是不是还要自己画一个fpga呢？另外，如果要用外围器件连接那些管脚的话，该怎么办？
自己定义的ip核怎么用？？？？请问我自己定义的ip核怎么不可以用，该怎么用？我想在xc2s50内部自己定义一个16*640的内部ram ，我用ip core gen 在向导模式下生成了一个ip核，可是我在同一项目目录下的top文件中使用该ip核的时候，综合老是报错，说是找不到ip的module 。请问是怎么回事呢？生成ip 核后我还要做些什么工作，保证我的ip核可以用，怎么弄呢？谢谢！！！！
联系人：
联系方式：
