单端输出(不平衡输出)的差动放大电路图
出处：tsz889 发布于：2011-02-09 00:00:00 | 2957 次阅读
当Vo被在Q1或Q2的集极C对地取出时，称为单端Single ended或不平衡输出Unbalance Output。单端较差动输出之幅度小一倍，使用单端输出时，共模讯号不能被抑制，因Vi1与Vi2同时增加，VC1与VC2则减少，而且VC1=VC2，但Vo =VC2，并非于零(产生零点漂移)。
但是加大RE阻值可以增大负回输而抑制输出，并且抑制共模讯号，因Vi1=Vi2时，Ii1及Ii2也同时增加，IE亦上升而令VE升高，这对Q1和Q2产生负回输，令Q1和Q2之增益减少，即Vo减少。
当差动讯号输入时，Vi1 = -Vi2，IC1增加而IC2减少，总电流IE = IC1 + IC2便不变，因此VE也不变，加大RE电阻值之电路会将差动讯号放大，不会对Q1及Q2产生负回输及抑制。
0次
版权与免责声明
凡本网注明“出处：维库电子市场网”的所有作品，版权均属于维库电子市场网，转载请必须注明维库电子市场网，https://www.dzsc.com，违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品，目的在于传递更多信息，并不代表本网赞同其观点或证实其内容的真实性，不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时，必须保留本网注明的作品出处，并自负版权等法律责任。
如涉及作品内容、版权等问题，请在作品发表之日起一周内与本网联系，否则视为放弃相关权利。
电路图分类
广告
热门电路图
最新电路图
